E. Physical ImplementationThe chip has been fabricated in a CIS standa การแปล - E. Physical ImplementationThe chip has been fabricated in a CIS standa ไทย วิธีการพูด

E. Physical ImplementationThe chip

E. Physical Implementation
The chip has been fabricated in a CIS standard 1P4M
process (digital: 1.8 V transistors:, analog: 3.3 V transistors,
pinned photodiode, color filters and microlenses). The
microlenses layer was not used in this work. The chip area is
5mm×5mm. The analog parts of the chip are powered with
a 3.3 V source and digital parts with a 1.8 V. Fig. 10 shows
a chip micrograph locating the main design blocks. The VGA
pixels array meant for a front side illumination occupies
an area of 4.16mm×3.12mm. Standard PPDs were used in
the pixels array and the area between the even and odd
0/5000
จาก: -
เป็น: -
ผลลัพธ์ (ไทย) 1: [สำเนา]
คัดลอก!
E.การใช้งานจริงมีการประดิษฐ์ชิในการ 1P4M มาตรฐาน CISกระบวนการ (ดิจิตอล: 1.8 V ทรานซิสเตอร์:, อะนาล็อก: 3.3 V ทรานซิสเตอร์ปักหมุดโอด ฟิลเตอร์สี และ microlenses) การไม่ใช้ชั้น microlenses ในงานนี้ ชิพ5 × 5 มม. ส่วนชินะขับเคลื่อนด้วยมี 3.3 V แหล่งและดิจิตอลชิ้นส่วนกับ 1.8 V. รูปแสดง 10บอร์ดชิมีตำแหน่งบล็อกหลัก VGAอาร์เรย์พิกเซลสำหรับการส่องสว่างด้านหน้าตรงบริเวณพื้นที่ 4.16 มม. × 3.12 mm ใช้มาตรฐาน PPDs ในอาร์เรย์พิกเซลและพื้นที่ระหว่างคู่ และคี่
การแปล กรุณารอสักครู่..
ผลลัพธ์ (ไทย) 2:[สำเนา]
คัดลอก!
อีการดำเนินการทางกายภาพ
ชิปได้รับการประดิษฐ์ใน 1P4M มาตรฐาน CIS
กระบวนการ (Digital: 1.8 V ทรานซิสเตอร์ :, อนาล็อก 3.3 V ทรานซิสเตอร์
โฟโตไดโอดตรึงฟิลเตอร์สีและ microlenses)
ชั้น microlenses ไม่ได้ถูกนำมาใช้ในงานนี้ พื้นที่ชิปเป็น
5mm 5mm × ส่วนอนาล็อกของชิปจะถูกขับเคลื่อนด้วย
แหล่ง 3.3 V และชิ้นส่วนดิจิตอลที่มี 1.8 โวลต์รูป 10 แสดงให้เห็น
micrograph ชิปตำแหน่งบล็อกการออกแบบหลัก สัญญาณเข้า VGA
อาร์เรย์พิกเซลหมายสำหรับการส่องสว่างด้านหน้าตรงบริเวณ
พื้นที่ 4.16mm 3.12mm × PPDs มาตรฐานที่ใช้ในการ
พิกเซลอาร์เรย์และพื้นที่ระหว่างคู่และคี่
การแปล กรุณารอสักครู่..
ผลลัพธ์ (ไทย) 3:[สำเนา]
คัดลอก!
เช่นการทางกายภาพชิปถูกประดิษฐ์ในมาตรฐาน 1p4m CISกระบวนการ ( ดิจิตอล : 1.8 V ทรานซิสเตอร์ : อนาล็อก : 3.3 V ทรานซิสเตอร์ติดอยู่ภายในตัวกรองสีและ microlenses ) ที่microlenses ชั้นไม่ได้ใช้ในงานนี้ พื้นที่ชิป5 × 5 mm . อะนาล็อกส่วนของชิปจะถูกขับเคลื่อน ด้วย3.3 V และเป็นแหล่งชิ้นส่วนดิจิตอลมี 1.8 V . รูปที่ 10 แสดงชิปที่สามารถค้นหางานออกแบบหลัก ส่วน VGAพิกเซลสำหรับอาร์เรย์หมายถึง ด้านหน้ามีรัศมีพื้นที่ 4.16mm × 3.12mm . ppds มาตรฐานมาใช้พิกเซลอาเรย์และพื้นที่ระหว่างคู่ และ คี่
การแปล กรุณารอสักครู่..
 
ภาษาอื่น ๆ
การสนับสนุนเครื่องมือแปลภาษา: กรีก, กันนาดา, กาลิเชียน, คลิงออน, คอร์สิกา, คาซัค, คาตาลัน, คินยารวันดา, คีร์กิซ, คุชราต, จอร์เจีย, จีน, จีนดั้งเดิม, ชวา, ชิเชวา, ซามัว, ซีบัวโน, ซุนดา, ซูลู, ญี่ปุ่น, ดัตช์, ตรวจหาภาษา, ตุรกี, ทมิฬ, ทาจิก, ทาทาร์, นอร์เวย์, บอสเนีย, บัลแกเรีย, บาสก์, ปัญจาป, ฝรั่งเศส, พาชตู, ฟริเชียน, ฟินแลนด์, ฟิลิปปินส์, ภาษาอินโดนีเซี, มองโกเลีย, มัลทีส, มาซีโดเนีย, มาราฐี, มาลากาซี, มาลายาลัม, มาเลย์, ม้ง, ยิดดิช, ยูเครน, รัสเซีย, ละติน, ลักเซมเบิร์ก, ลัตเวีย, ลาว, ลิทัวเนีย, สวาฮิลี, สวีเดน, สิงหล, สินธี, สเปน, สโลวัก, สโลวีเนีย, อังกฤษ, อัมฮาริก, อาร์เซอร์ไบจัน, อาร์เมเนีย, อาหรับ, อิกโบ, อิตาลี, อุยกูร์, อุสเบกิสถาน, อูรดู, ฮังการี, ฮัวซา, ฮาวาย, ฮินดี, ฮีบรู, เกลิกสกอต, เกาหลี, เขมร, เคิร์ด, เช็ก, เซอร์เบียน, เซโซโท, เดนมาร์ก, เตลูกู, เติร์กเมน, เนปาล, เบงกอล, เบลารุส, เปอร์เซีย, เมารี, เมียนมา (พม่า), เยอรมัน, เวลส์, เวียดนาม, เอสเปอแรนโต, เอสโทเนีย, เฮติครีโอล, แอฟริกา, แอลเบเนีย, โคซา, โครเอเชีย, โชนา, โซมาลี, โปรตุเกส, โปแลนด์, โยรูบา, โรมาเนีย, โอเดีย (โอริยา), ไทย, ไอซ์แลนด์, ไอร์แลนด์, การแปลภาษา.

Copyright ©2025 I Love Translation. All reserved.

E-mail: