If the NAND chips share both contro

If the NAND chips share both control logic and data bus (single-channel architecture), the parallelism can be obtained through the interleave (Fig. 5.12) [2].

ผลลัพธ์ (ไทย) 1:

ถ้าชิป NAND ร่วมทั้งควบคุมตรรกะและข้อมูลรถ (ช่องเดียวสถาปัตยกรรม), parallelism ที่สามารถได้รับผ่าน interleave (Fig. 5.12) [2]

ผลลัพธ์ (ไทย) 2:

หากชิป NAND แบ่งปันทั้งตรรกะควบคุมและรถบัสข้อมูล (สถาปัตยกรรมช่องทางเดียว) ขนานที่สามารถได้รับผ่านการแทรก (รูป. 5.12) [2]

ผลลัพธ์ (ไทย) 3:

ถ้าควบคุมและชิปร่วมกันทั้งตรรกะและข้อมูลรถเมล์ ( สถาปัตยกรรมช่องทางเดียว ) , ขนานได้ผ่าน Interleave ( รูปที่ 5.12 ) [ 2 ]