A VHDL architecture contains a set

A VHDL architecture contains a set of concurrent statements.
Each concurrent statement defines one of the interconnected
blocks or processes that describe the overall behavior
or structure of a design. Concurrent statements in a design
execute continuously, unlike sequential statements

ผลลัพธ์ (ไทย) 1:

สถาปัตยกรรมแบบ VHDL ประกอบด้วยชุดของคำสั่งพร้อมกันแต่ละคำสั่งพร้อมกันกำหนดหนึ่งการเชื่อมต่อกันบล็อกหรือกระบวนการที่อธิบายถึงลักษณะการทำงานโดยรวมหรือโครงสร้างของการออกแบบ คำสั่งพร้อมกันในการออกแบบดำเนินการอย่างต่อเนื่อง ซึ่งแตกต่างจากงบตามลำดับ

ผลลัพธ์ (ไทย) 2:

สถาปัตยกรรม VHDL มีชุดของงบพร้อมกัน.
แต่ละคำสั่งพร้อมกันกำหนดหนึ่งที่เชื่อมต่อกันของ
บล็อกหรือกระบวนการที่อธิบายพฤติกรรมโดยรวม
หรือโครงสร้างของการออกแบบ งบพร้อมกันในการออกแบบ
ดำเนินการอย่างต่อเนื่องซึ่งแตกต่างจากงบลำดับ

ผลลัพธ์ (ไทย) 3:

เป็นภาษา VHDL สถาปัตยกรรมประกอบด้วยชุดของข้อความพร้อมกันแต่ละแบบสั่งกำหนดหนึ่งของเชื่อมต่อระหว่างกันบล็อก หรือกระบวนการที่อธิบายพฤติกรรมโดยรวมหรือโครงสร้างของการออกแบบ งบในการออกแบบดำเนินการอย่างต่อเนื่อง ซึ่งแตกต่างจากลำดับข้อความ