Data PlaneThe data plane handles in

Data Plane
The data plane handles incoming datagrams (on the wire, fiber, or in wireless media)
through a series of link-level operations that collect the datagram and perform basic
sanity checks. A well-formed (i.e., correct) datagram3 is processed in the data plane by
performing lookups in the FIB table (or tables, in some implementations) that are programmed
earlier by the control plane. This is sometimes referred to as the fast path for
packet processing because it needs no further interrogation other than identifying the
packet’s destination using the preprogrammed FIB. The one exception to this processing
is when packets cannot be matched to those rules, such as when an unknown destination
is detected, and these packets are sent to the route processor where the control plane
can further process them using the RIB. It is important to understand that FIB tables
could reside in a number of forwarding targets—software, hardware-accelerated
software (GPU/CPU, as exemplified by Intel or ARM), commodity silicon (NPU, as
exemplified by Broadcom, Intel, or Marvell, in the Ethernet switch market), FPGA and
specialized silicon (ASICs like the Juniper Trio), or any combination4—depending on
the network element design.
The software path in this exposition is exemplified by CPU-driven forwarding of the
modern dedicated network element (e.g., router or switch), which trades off a processor
intensive lookup (whether this is in the kernel or user space is a vendor-specific design
decision bound by the characteristics and infrastructure of the host operating system)
for the seemingly limitless table storage of processor memory. Its hypervisor-based
switch or bridge counterpart of the modern compute environment has many of the
optimizations (and some of the limitations) of hardware forwarding models.
Historically, lookups in hardware tables have proven to result in much higher packet
forwarding performance and therefore have dominated network element designs, particularly
for higher bandwidth network elements. However, recent advances in the I/O
processing of generic processors, spurred on by the growth and innovation in cloud
computing, are giving purpose-built designs, particularly in the mid-to-low performance
ranges, quite a run for the money.
16 | Chapter 2: Centralized and Distributed Control and Data Planes
5. There are many (cascading) factors in ASIC design in particular that ultimately tie into yield/cost from the
process and die size and flowing down into logic placement/routing, timing and clock frequency (which may
have bearing on the eventual wear of parts), and table sharing—in addition to the power, thermal, and size
considerations.
6. There are many examples here, including the aforementioned OAM, BFD, RSTP, and LACP.
The differences in hardware forwarding designs are spread across a variety of factors,
including (board and rack) space, budget, power utilization, and throughput5 target
requirements. These can lead to differences in the type (speed, width, size, and location)
of memory as well as a budget of operation (number, sequence, or type of operations
performed on the packet) to maintain forwarding at line rate (i.e., close to the maximum
signaled or theoretical throughput for an interface) for a specific target packet size (or
blend). Ultimately, this leads to differences in forwarding feature support and forwarding
scale (e.g., number of forwarding entries, number of tables) among the designs.
The typical actions resulting from the data plane forwarding lookup are forward (and
in special cases such as multicast, replicate), drop, re-mark, count, and queue. Some of
these actions may be combined or chained together. In some cases, the forward decision
returns a local port, indicating the traffic is destined for a locally running process such
as OSPF or BGP6. These datagrams take what is referred to as the punt path whereby
they leave the hardware-forwarding path and are forwarded to the route processor using
an internal communications channel. This path is generally a relatively low-throughput
path, as it is not designed for high-throughput packet forwarding of normal traffic;
however, some designs simply add an additional path to the internal switching fabric
for this purpose, which can result in near-line rate forwarding within the box.
In addition to the forwarding decision, the data plane may implement some small services/
features commonly referred to as forwarding features (exemplified by Access Control
Lists and QoS/Policy). In some systems, these features use their own discrete tables,
while others perform as extensions to the forwarding tables (increasing entry width).
Additionally, different designs can implement different features and forwarding operation
order (Figure 2-4). Some ordering may make some feature operations exclusive
of others.
With these features, you can (to a small degree) locally alter or preempt the outcome of
the forwarding lookup. For example:
• An access control li

ผลลัพธ์ (ไทย) 1:

ข้อมูลเครื่องบินเครื่องบินข้อมูลจัดการ datagrams ขาเข้า (บนเส้น ลวด เส้นใย หรือสื่อไร้สาย)ผ่านชุดของการดำเนินการระดับการเชื่อมโยงที่เก็บเดตาแกรม และทำพื้นฐานสตินั้น ที่ถูกต้อง (เช่น แก้ไข) ประมวลผลในเครื่องบินข้อมูลโดย datagram3การค้นหาในตารางตอแหล (หรือตาราง ในการใช้งานบางอย่าง) ที่ถูกโปรแกรมไว้ก่อนหน้านี้ โดยเครื่องบินการควบคุมการ นี้บางครั้งเรียกว่าเป็นเส้นทางรวดเร็วประมวลผลแพคเก็ตได้เนื่องจากมันต้องไม่สอบปากคำเพิ่มเติมนอกเหนือจากระบุในปลายทางของแพ็คเก็ตที่ใช้ตอแหล preprogrammed ข้อยกเว้นหนึ่งการประมวลผลนี้เมื่อแพคเก็ตไม่ตรงกับกฎ เช่นเมื่อกดไม่รู้จักตรวจพบ และแพ็คเก็ตเหล่านี้จะถูกส่งไปประมวลผลกระบวนการผลิตที่ควบคุมเครื่องบินสามารถประมวลผลต่อไปโดยใช้กระดูกซี่โครง สิ่งสำคัญคือต้องเข้าใจว่าตารางตอแหลไม่อยู่ในเป้าหมายส่ง — ซอฟต์แวร์ เร่งฮาร์ดแวร์ซอฟต์แวร์ (GPU/CPU เป็น exemplified Intel หรือแขน) ซิลิคอนโภคภัณฑ์ (NPU เป็นexemplified โดย Broadcom, Intel ห้อง ในตลาดสวิตช์อีเทอร์เน็ต), FPGA และความซิลิคอน (ASICs เช่นทริโอจูนิเปอร์), หรือ combination4 ใด ๆ — ขึ้นอยู่กับออกแบบองค์ประกอบของเครือข่ายเส้นทางซอฟต์แวร์ในนิทรรศการนี้เป็น exemplified โดย CPU ขับส่งขององค์เครือข่ายเฉพาะที่ทันสมัย (เช่น เราเตอร์หรือสวิตช์), การค้าปิดตัวประมวลผลค้นหาแบบเร่งรัด (ว่าเป็นในพื้นที่ว่างของเคอร์เนลหรือผู้ใช้เป็นแบบเฉพาะของผู้จัดจำหน่ายตัดสินใจที่ถูกผูกไว้ตามลักษณะและโครงสร้างพื้นฐานของระบบปฏิบัติการโฮสต์)สำหรับการจัดเก็บตารางดูเหมือนไร้ขีดจำกัดของหน่วยความจำหน่วยประมวลผล การ hypervisor ตามสวิตช์หรือบริดจ์กันสภาพแวดล้อมสมัยใหม่คำนวณได้หลายเพิ่มประสิทธิภาพ (และบางส่วนของข้อจำกัด) ของฮาร์ดแวร์ที่ส่งต่อรุ่นประวัติ ค้นหาในตารางฮาร์ดแวร์ได้พิสูจน์ผลลัพธ์ในแพคเก็ตสูงมากส่งต่อประสิทธิภาพการทำงาน และดังนั้น ได้ครอบงำการออกแบบองค์ประกอบของเครือข่าย โดยเฉพาะอย่างยิ่งสำหรับองค์ประกอบเครือข่ายของแบนด์วิธสูง อย่างไรก็ตาม ความก้าวหน้าล่าสุดในการ I/Oการประมวลผลของโปรเซสเซอร์ทั่วไป ดันออกจากการเจริญเติบโตและนวัตกรรมในเมฆคอมพิวเตอร์ จะให้ออกแบบปิด โดยเฉพาะอย่างยิ่งในการทำงานกลางไปต่ำช่วง ค่อนข้างใช้เงิน16 | บทที่ 2: ส่วนกลาง และกระจายการควบคุมและข้อมูลเครื่องบิน5. มีหลาย (cascading) ปัจจัยในการออกแบบ ASIC เฉพาะที่สุด ผูกเป็นผลผลิต/ต้นทุนจากการขนาด die และกระบวนการและไหลลงเป็นตรรกะ/วางสาย เวลา และนาฬิกาความถี่ (ซึ่งอาจมีแบริ่งสวมเก็บชิ้นส่วน), และตารางที่ใช้ร่วมกัน – ไฟ ความร้อน และขนาดพิจารณา6. มีตัวอย่างมากมายที่นี่ OAM ดังกล่าว BFD, RSTP และ LACPความแตกต่างในฮาร์ดแวร์ที่ส่งออกจะกระจายทั่วทั้งความหลากหลายของปัจจัย(คณะและชั้น) พื้นที่ งบประมาณ ใช้อำนาจ และเป้าหมาย throughput5ความต้องการ เหล่านี้สามารถนำไปสู่ความแตกต่างในชนิด (ความเร็ว ความกว้าง ขนาด และสถาน)หน่วยความจำรวมทั้งงบประมาณดำเนินการ (หมายเลข ลำดับ หรือชนิดของการดำเนินงานดำเนินการในแพคเก็ต) การรักษาส่งต่อที่บรรทัด (เช่น ใกล้สูงสุดอัตราความเร็วสัญญาณ หรือทฤษฎีสำหรับอินเทอร์เฟซ) สำหรับขนาดกลุ่มเป้าหมายเฉพาะ (หรือผสม) ในที่สุด นี้นำไปสู่ความแตกต่างในการสนับสนุนคุณลักษณะการส่งต่อ และส่งต่อขนาด (เช่น จำนวนของส่งต่อรายการ ตาราง) ระหว่างการออกแบบการดำเนินการทั่วไปที่เกิดจากการค้นหาข้อมูลเครื่องบินส่งไปข้างหน้า (และในกรณีพิเศษเช่นการจำลองแบบหลายผู้รับ ), ปล่อย การทำเครื่องหมาย นับ และคิว บางการกระทำเหล่านี้อาจรวม หรือ chained กัน ในบางกรณี การตัดสินใจไปข้างหน้าส่งกลับค่าพอร์ตบนเครื่อง แสดงการจราจรคือกำหนดสำหรับใช้ภายในกระบวนการดังกล่าวOSPF หรือ BGP6 ใช้ datagrams เหล่านี้ที่เรียกว่าเส้นทางการตัดโดยพวกเขาออกจากเส้นทางฮาร์ดแวร์ส่งต่อ และส่งต่อไปใช้ประมวลผลเส้นทางช่องทางการสื่อสารภายใน เส้นทางนี้ได้โดยทั่วไปค่อนข้างต่ำสูงเส้นทาง เพราะไม่ได้รับการออกแบบสำหรับการส่งต่อแพคเก็ตสูงอัตราความเร็วของการจราจรปกติอย่างไรก็ตาม บางแบบเพียงเพิ่มเส้นทางเพิ่มเติมเป็นผ้าสลับภายในสำหรับวัตถุประสงค์นี้ ซึ่งอาจส่งผลในการส่งต่อใกล้เส้นภายในกล่องนอกจากตัดสินใจส่ง ข้อมูลเครื่องบินอาจใช้บริการบางขนาดเล็ก /คุณลักษณะโดยทั่วไปเรียกว่าคุณลักษณะ (exemplified โดยควบคุมการเข้าถึงการส่งต่อรายการก QoS/นโยบาย) ในบางระบบ คุณลักษณะเหล่านี้ใช้ตารางของตนเองแยกกันในขณะที่คนอื่นทำเป็นส่วนขยายของการส่งต่อ (เพิ่มความกว้างของรายการ)นอกจากนี้ ออกแบบสามารถใช้คุณลักษณะต่าง ๆ และดำเนินการส่งต่อลำดับ (รูปที่ 2-4) สั่งบางอาจทำให้การดำเนินงานบางคุณลักษณะพิเศษของผู้อื่นด้วยคุณลักษณะเหล่านี้ คุณสามารถ (ตัวเล็ก) ภายในเปลี่ยนแปลง หรือผลของการตัดหน้าการค้นหาส่ง ตัวอย่าง:•หลี่ควบคุมการเข้าถึง

ผลลัพธ์ (ไทย) 2:

ข้อมูลเครื่องบินเครื่องบินข้อมูลที่เข้ามาจัดการดาต้าแกรม (บนสายไฟเบอร์หรือในสื่อไร้สาย) ผ่านชุดของการดำเนินการเชื่อมโยงในระดับที่รวบรวมดาต้าและดำเนินการขั้นพื้นฐานของการตรวจสอบการมีสุขภาพจิตดี ดีที่เกิดขึ้น (เช่นที่ถูกต้อง) datagram3 มีการประมวลผลในระนาบข้อมูลโดยการดำเนินการค้นหาในตารางFIB (หรือตารางในบางการใช้งาน) ที่มีโปรแกรมก่อนหน้านี้โดยเครื่องบินควบคุม นี้บางครั้งเรียกว่าเส้นทางได้อย่างรวดเร็วสำหรับการประมวลผลแพ็กเก็ตเพราะมันไม่จำเป็นต้องสอบสวนเพิ่มเติมอื่น ๆ นอกเหนือจากการระบุปลายทางของแพ็คเก็ตโดยใช้FIB preprogrammed หนึ่งข้อยกเว้นการประมวลผลนี้คือเมื่อแพ็คเก็ตไม่สามารถจับคู่กับกฎระเบียบเหล่านั้นเช่นเมื่อปลายทางที่ไม่รู้จักมีการตรวจพบและแพ็คเก็ตเหล่านี้จะถูกส่งไปประมวลผลเส้นทางที่ควบคุมเครื่องบินสามารถดำเนินการต่อไปโดยใช้กระดูกซี่โครง มันเป็นสิ่งสำคัญที่จะเข้าใจว่าตาราง FIB สามารถอาศัยอยู่ในจำนวนของเป้าหมายซอฟต์แวร์ส่งเร่งฮาร์ดแวร์ซอฟแวร์ (GPU / CPU อย่างสุดขั้ว Intel หรือ ARM) ซิลิกอนสินค้าโภคภัณฑ์ (NPU เป็นสุดขั้วโดยBroadcom, Intel, หรือ Marvell ในอีเธอร์เน็ตตลาดสวิทช์) FPGA และซิลิกอนพิเศษ(ASICs เช่นจูนิเปอร์ทรีโอ) หรือ combination4 ขึ้นอยู่กับการออกแบบองค์ประกอบเครือข่าย. เส้นทางซอฟแวร์ในนิทรรศการนี้จะสุดขั้วโดยการส่งต่อ CPU ขับเคลื่อนขององค์ประกอบของเครือข่ายเฉพาะที่ทันสมัย(เช่นเราเตอร์หรือสวิทช์) ซึ่งธุรกิจการค้าออกหน่วยประมวลผลการค้นหามากๆ (ไม่ว่าจะเป็นในพื้นที่เคอร์เนลหรือผู้ใช้คือการออกแบบเฉพาะผู้จัดจำหน่ายตัดสินใจผูกพันตามลักษณะและโครงสร้างพื้นฐานของระบบปฏิบัติการโฮสต์) สำหรับการจัดเก็บตารางที่ไร้ขีด จำกัด ดูเหมือน หน่วยประมวลผลหน่วยความจำ ไฮเปอร์ไวเซอร์ที่ใช้สวิทช์หรือคู่สะพานของสภาพแวดล้อมการประมวลผลที่ทันสมัยมีหลายการเพิ่มประสิทธิภาพ(และบางส่วนของข้อ จำกัด ) รูปแบบการส่งต่อฮาร์ดแวร์. ในอดีตการค้นหาในตารางฮาร์ดแวร์ได้พิสูจน์แล้วว่ามีผลในการแพ็คเก็ตที่สูงขึ้นมากประสิทธิภาพการส่งต่อและดังนั้นจึงมีความโดดเด่นการออกแบบองค์ประกอบของเครือข่ายโดยเฉพาะอย่างยิ่งสำหรับองค์ประกอบของเครือข่ายแบนด์วิดธ์ที่สูงขึ้น อย่างไรก็ตามความก้าวหน้าล่าสุดใน I / O การประมวลผลของโปรเซสเซอร์ทั่วไปด้วยกับการเจริญเติบโตและนวัตกรรมในระบบคลาวด์คอมพิวติ้งจะให้ออกแบบสร้างขึ้นเพื่อวัตถุประสงค์เฉพาะอย่างยิ่งในช่วงกลางถึงต่ำประสิทธิภาพการทำงานช่วงที่ค่อนข้างทำงานเพื่อเงิน16 | บทที่ 2: การควบคุมจากส่วนกลางและ Distributed และเครื่องบินข้อมูล5 มีหลาย (ซ้อน) ปัจจัยในการออกแบบ ASIC โดยเฉพาะอย่างยิ่งในท้ายที่สุดว่าผูกเป็นอัตราผลตอบแทน / ค่าใช้จ่ายจากกระบวนการและขนาดตายไปแล้วและไหลลงไปในตำแหน่งตรรกะ/ เส้นทางระยะเวลาและความถี่สัญญาณนาฬิกา (ซึ่งอาจมีผลต่อการสึกหรอที่สุดของชิ้นส่วน) และโต๊ะร่วมกันนอกเหนือไปจากพลังงานความร้อนและขนาดการพิจารณา. 6 มีตัวอย่างมากมายที่นี่รวมทั้ง OAM ดังกล่าวมี BFD, RSTP และ LACP. ความแตกต่างในการออกแบบการส่งต่อฮาร์ดแวร์จะแพร่กระจายผ่านความหลากหลายของปัจจัยรวมทั้ง (บอร์ดและชั้น) พื้นที่งบประมาณการใช้พลังงานและเป้าหมาย throughput5 ต้องการ เหล่านี้สามารถนำไปสู่ความแตกต่างในประเภท (ความเร็ว, ความกว้างขนาดและสถานที่) ของหน่วยความจำเช่นเดียวกับงบประมาณของการดำเนินงาน (หมายเลขลำดับหรือประเภทของการดำเนินการดำเนินการเกี่ยวกับแพ็คเก็ต) เพื่อรักษาการส่งต่อในอัตราสาย (เช่น ใกล้กับสูงสุดส่งสัญญาณหรือผ่านทางทฤษฎีสำหรับอินเตอร์เฟซ) สำหรับขนาดแพ็คเก็ตเป้าหมายที่เฉพาะเจาะจง (หรือผสมผสาน) ท้ายที่สุดนี้จะนำไปสู่ความแตกต่างในการส่งต่อการสนับสนุนบาร์และส่งต่อขนาด (เช่นจำนวนของรายการส่งต่อจำนวนของตาราง) ในหมู่การออกแบบ. การดำเนินการปกติที่เกิดจากเครื่องบินข้อมูลการค้นหาการส่งต่อเป็นไปข้างหน้า (และในกรณีพิเศษเช่นหลายผู้รับทำซ้ำ) ลดลงอีกครั้งเครื่องหมายนับและคิว บางส่วนของการกระทำเหล่านี้อาจจะรวมหรือล่ามโซ่ไว้ด้วยกัน ในบางกรณีการตัดสินใจไปข้างหน้าผลตอบแทนพอร์ตท้องถิ่นแสดงให้เห็นการจราจรเป็น destined สำหรับขั้นตอนการทำงานในประเทศดังกล่าวเป็นOSPF หรือ BGP6 datagrams เหล่านี้จะนำสิ่งที่เรียกว่าเส้นทางถ่อโดยพวกเขาออกจากเส้นทางฮาร์ดแวร์การส่งต่อและมีการส่งต่อไปยังหน่วยประมวลผลเส้นทางที่ใช้สื่อสารภายในช่อง เส้นทางนี้โดยทั่วไปค่อนข้างต่ำผ่านเส้นทางที่มันไม่ได้ถูกออกแบบสำหรับการส่งต่อแพ็คเก็ตสูงผ่านการจราจรตามปกติแต่การออกแบบที่บางเพียงแค่เพิ่มเส้นทางเพิ่มเติมเพื่อเปลี่ยนผ้าภายในเพื่อการนี้ซึ่งจะส่งผลในการจาเส้นอัตราการส่งต่อภายในกล่อง. นอกจากการตัดสินใจส่งต่อเครื่องบินข้อมูลอาจใช้บริการบางอย่างเล็ก ๆ / คุณสมบัติโดยทั่วไปเรียกว่าคุณสมบัติการส่งต่อ (สุดขั้วโดยการควบคุมการเข้าถึงรายการและQoS / นโยบาย) ในบางระบบคุณสมบัติเหล่านี้ใช้ตารางต่อเนื่องของตัวเองขณะที่คนอื่นดำเนินการเป็นส่วนขยายไปยังตารางการส่งต่อ (การเพิ่มความกว้างของรายการ). นอกจากนี้การออกแบบที่แตกต่างกันสามารถใช้คุณสมบัติที่แตกต่างกันและการดำเนินงานการส่งต่อการสั่งซื้อ (รูปที่ 2-4) บางคนอาจจะทำให้การสั่งซื้อคุณลักษณะพิเศษดำเนินการบางอย่างของคนอื่น ๆ . ด้วยคุณสมบัติเหล่านี้ที่คุณสามารถ (ในระดับเล็ก) ในประเทศเปลี่ยนแปลงหรือยึดผลของการค้นหาส่งต่อ ตัวอย่างเช่น: •ตัวควบคุมการเข้าถึง li

ผลลัพธ์ (ไทย) 3:

เครื่องบินข้อมูลข้อมูลเครื่องบินจับ datagrams ขาเข้า ( บนสาย ไฟเบอร์ หรือสื่อไร้สาย )ผ่านชุดของระดับการเชื่อมโยงการดำเนินการรวบรวมเอากำไรและดำเนินการขั้นพื้นฐานตรวจสอบสติ . รูปแบบที่ดี ( เช่น ถูกต้อง ) datagram3 คือการประมวลผลข้อมูลเครื่องบินโดยแสดงการค้นหาใน Fib โต๊ะ ( หรือตาราง ในบางงาน ) ที่โปรแกรมก่อนหน้านี้ โดยเครื่องควบคุม นี้บางครั้งจะเรียกว่าเป็นเส้นทางที่รวดเร็วสำหรับข้อมูลการประมวลผล เพราะต้องไม่เพิ่มเติมนอกเหนือจากการสอบสวนปลายทางของแพ็กเก็ตของใช้ preprogrammed โกหก ข้อยกเว้นหนึ่งการประมวลผลเมื่อแพ็กเก็ตไม่สามารถจับคู่กับกฎเหล่านั้น เช่น เมื่อไม่ทราบปลายทางตรวจพบและแพ็กเก็ตเหล่านี้จะถูกส่งไปยังหน่วยประมวลผลที่การควบคุมเครื่องบินเส้นทางสามารถเพิ่มเติมกระบวนการพวกเขาใช้ซี่โครง มันเป็นสิ่งสำคัญที่จะเข้าใจว่า Fib ตารางอาจอยู่ที่จำนวนของการส่งต่อเป้าหมายซอฟต์แวร์ ฮาร์ดแวร์เร่งซอฟต์แวร์ ( GPU / CPU สุดขั้วโดย Intel หรือแขน ) ซิลิคอน ( NPU , สินค้าexemplified โดย Broadcom , Intel หรือสะท้อนในอีเธอร์เน็ตสวิตช์ตลาด ) , FPGA และซิลิคอน ( เฉพาะผู้หญิงเหมือนจูนิเปอร์ ทรีโอ ) หรือ combination4 ขึ้นอยู่กับองค์ประกอบของเครือข่ายการออกแบบซอฟต์แวร์เส้นทางในการแสดงออกนี้เป็น exemplified โดย CPU ขับเคลื่อนการส่งต่อของทันสมัยโดยเฉพาะองค์ประกอบของเครือข่าย เช่น เราเตอร์ หรือสวิตช์ ) ซึ่งการค้าจากโปรเซสเซอร์ค้นหาเข้มข้น ( ไม่ว่าจะเป็นเมล็ด หรือใช้พื้นที่เป็นผู้ขายเฉพาะการออกแบบการตัดสินใจผูกพันตามลักษณะและโครงสร้างของระบบปฏิบัติการของโฮสต์ )สำหรับตารางที่ดูเหมือนไร้ขีด จำกัด กระเป๋าของหน่วยความจำ หน่วยประมวลผล ของแบบตามสลับหรือสะพานคู่ของที่ทันสมัยคอมพิวเตอร์สิ่งแวดล้อมได้มากมายการเพิ่มประสิทธิภาพ ( และบางส่วนของข้อ จำกัด ของอุปกรณ์ รูปแบบการส่งต่อ .ในอดีต การค้นหาตารางฮาร์ดแวร์ได้พิสูจน์ผลในตัวสูงมาก แพ็คเก็ตส่งต่องานและดังนั้นจึงมีความโดดเด่นการออกแบบองค์ประกอบของเครือข่าย โดยเฉพาะอย่างยิ่งเครือข่ายแบนด์วิธสูงองค์ประกอบ อย่างไรก็ตาม ความก้าวหน้าล่าสุดใน I / Oการประมวลผลของโปรเซสเซอร์ทั่วไป กระตุ้นโดยการเจริญเติบโตและนวัตกรรมในเมฆคอมพิวเตอร์ , ให้วัตถุประสงค์ในการสร้าง ออกแบบ โดยเฉพาะอย่างยิ่งในช่วงกลางถึงประสิทธิภาพต่ำช่วงที่ ค่อนข้างวิ่งเพื่อเงิน16 | บทที่ 2 : จากส่วนกลางและควบคุมเครื่องบินและกระจายข้อมูล5 . มีหลายปัจจัยในการออกแบบ ASIC ( Cascading ) โดยเฉพาะ ซึ่งในที่สุดแล้วผูกเป็น ผลผลิต / ค่าใช้จ่ายจากกระบวนการตายขนาดและไหลลงตำแหน่ง / เส้นทางตรรกะ ระยะเวลา และความถี่นาฬิกา ( ซึ่งอาจจะมีเรืองบนใส่ในที่สุดชิ้นส่วน ) , และตารางการแบ่งปันนอกเหนือจากพลังงาน ความร้อน และขนาดพิจารณา6 . มีตัวอย่างมากมายที่นี่ รวมทั้งใช้ bfd โอม , , rstp และ lacp .ความแตกต่างในการออกแบบฮาร์ดแวร์ส่งต่อกระจายข้ามความหลากหลายของปัจจัยรวมบอร์ดและชั้น ) พื้นที่ งบประมาณ การใช้อำนาจ และเป้าหมาย throughput5ความต้องการ เหล่านี้สามารถนำไปสู่ความแตกต่างในประเภทความเร็ว กว้าง ขนาด และตำแหน่ง )ของหน่วยความจำเช่นเดียวกับงบประมาณของการดำเนินงาน ( ตัวเลข ลำดับ หรือประเภทของการดำเนินงานดำเนินการในแพ็กเก็ต ) เพื่อรักษาอัตราการส่งต่อสาย ( เช่น ใกล้สุดสัญญาณหรือ throughput ทฤษฎีสำหรับอินเตอร์เฟซ ) สำหรับเฉพาะเป้าหมายขนาดแพ็คเก็ต ( หรือผสม ) ในที่สุด ทำให้เกิดความแตกต่างในการส่งต่อ สนับสนุนคุณลักษณะและการส่งต่อขนาด ( เช่นหมายเลขของรายการ , ส่งต่อ จำนวนของตาราง ) ในการออกแบบโดยทั่วไป การกระทำที่เกิดจากเครื่องบินข้อมูลส่งต่อไปข้างหน้า ( และค้นหาเป็นในกรณีพิเศษ เช่น การส่งข้อมูลมาก ) , ลดลง , คิวเป็นเครื่องหมายการนับและ บางส่วนของการกระทำเหล่านี้อาจรวมหรือล่ามโซ่ไว้ด้วยกัน ในบางกรณี การตัดสินไปข้างหน้าผลตอบแทนพอร์ตท้องถิ่นแสดงการจราจรเป็น destined สำหรับในกระบวนการทํางาน เช่นเป็น OSPF หรือ bgp6 . datagrams เหล่านี้ใช้สิ่งที่เรียกว่าเส้นทางโดยเรือท้องแบนพวกเขาออกจากฮาร์ดแวร์ส่งต่อเส้นทางและส่งต่อไปยังหน่วยประมวลผลการใช้เส้นทางช่องทางการสื่อสารภายใน เส้นทางนี้โดยทั่วไปสามารถค่อนข้างต่ำเส้นทางที่ไม่ได้ออกแบบมาสำหรับช่วยแพ็กเก็ตส่งต่อการจราจรปกติอย่างไรก็ตาม บางแบบก็เพิ่มเส้นทางเพิ่มเติมผ้าเปลี่ยนภายในสำหรับวัตถุประสงค์นี้ ซึ่งสามารถส่งผลให้ใกล้เส้นอัตราการส่งต่อภายในกล่องนอกจากจะส่งต่อการตัดสินใจ , ข้อมูลเครื่องบินเล็กบาง / อาจใช้บริการคุณสมบัติโดยทั่วไปเรียกว่าคุณสมบัติการส่งต่อ ( exemplified โดยการควบคุมการเข้าถึงรายชื่อธุรกิจ / นโยบาย ) ในบางระบบ คุณสมบัติเหล่านี้ใช้ตารางของตนเอง ไม่ต่อเนื่องในขณะที่คนอื่น ๆดำเนินการเป็นส่วนขยายไปยังตารางการส่งต่อ ( เพิ่มความกว้างทางเข้า )นอกจากนี้ การออกแบบที่แตกต่างกันสามารถใช้คุณสมบัติที่แตกต่างกันและการส่งต่อคำสั่ง ( รูปที่ 2 ) บางอย่างอาจทำให้บางคุณลักษณะเฉพาะการสั่งของผู้อื่นด้วยคุณสมบัติเหล่านี้คุณสามารถ ( ในระดับเล็ก ) ในประเทศเปลี่ยนแปลงหรือเลื่อนผลของการส่งต่อการค้นหา ตัวอย่างเช่น :- การเข้าถึง