We have implemented aspects for deb

We have implemented aspects for debugging. Unlike previous works [11], [12], which focused on simulation time tracing and logging, we have implemented aspects for on-chip debugging. Figure 3 shows the debugged family of hardware aspects. The class Debugged Common defines common ports for all aspects. Besides the ports used for clock and reset, it defines outputs for a JTAG debug protocol (trigger_out and data_out) and for the enter/leave protocol (op_rdy_out and op_req_in). The input values for the ports defined by the subclasses determine which operation will be triggered. The aspects implemented define the following debugging functionalities: Watched causes the state of a component to be dumped every time it is modified; Traced causes every operation execution to be signalized; and Profiled counts the number of clock cycles used by the component for each operation.

ผลลัพธ์ (ไทย) 1:

เราใช้ลักษณะสำหรับการดีบัก ซึ่งแตกต่างจากก่อนหน้านี้ทำงาน [11], [12], ซึ่งมุ่งเน้นการจำลองเวลาติดตาม และบันทึก เราใช้ด้านสำหรับการดีบักบนชิพ รูปที่ 3 แสดงครอบครัว debugged ด้านฮาร์ดแวร์ คลาส Debugged ร่วมกำหนดทุก ๆ พอร์ตทั่วไป นอกจากพอร์ตที่ใช้สำหรับนาฬิกาใหม่ กำหนดเอาท์พุตเป็น JTAG บักโพรโทคอล (trigger_out และ data_out) และโพรโทคอลป้อน/ลา (op_rdy_out และ op_req_in) ค่าป้อนเข้าสำหรับพอร์ตที่กำหนดไว้ โดยระดับที่กำหนดจะถูกทริกเกอร์การดำเนินการใด ด้านการนำมาใช้กำหนดฟังก์ชันตรวจแก้จุดบกพร่องดังต่อไปนี้: ดูทำให้สถานะของคอมโพเนนต์จะถูกเทข้อมูลออกทุกครั้งที่มีการปรับเปลี่ยน ติดตามทำให้ดำเนินทุกจะได้ signalized และ Profiled นับจำนวนรอบนาฬิกาที่ใช้ โดยคอมโพเนนต์สำหรับแต่ละการดำเนินงาน

ผลลัพธ์ (ไทย) 2:

เราได้ดำเนินการด้านสำหรับการแก้จุดบกพร่อง ซึ่งแตกต่างจากผลงานก่อนนี้ [11], [12] ซึ่งมุ่งเน้นไปที่การจำลองเวลาติดตามและเข้าสู่ระบบเราได้ดำเนินการด้านสำหรับการแก้จุดบกพร่องบนชิป รูปที่ 3 แสดงให้เห็นถึงครอบครัวบั๊กด้านฮาร์ดแวร์ ชั้นบั๊กสามัญกำหนดพอร์ตร่วมกันสำหรับทุกด้าน นอกจากนี้พอร์ตที่ใช้สำหรับนาฬิกาและการตั้งค่าจะกำหนดผลสำหรับ JTAG แก้ปัญหาโปรโตคอล (trigger_out และ DATA_OUT) และป้อน / ออกจากโปรโตคอล (op_rdy_out และ op_req_in) ค่าที่ป้อนเข้าสำหรับพอร์ตที่กำหนดโดย subclasses ตรวจสอบว่าการดำเนินการจะถูกเรียก ด้านการดำเนินการกำหนดฟังก์ชันการแก้จุดบกพร่องต่อไปนี้: ดูสาเหตุที่ทำให้สถานะขององค์ประกอบที่จะทิ้งเวลาที่มีการแก้ไขทุก สาเหตุโยงการดำเนินการดำเนินการทุกวิถีทางเพื่อจะ signalized; และ Profiled นับจำนวนรอบนาฬิกาที่ใช้โดยองค์ประกอบสำหรับการดำเนินงานแต่ละ

ผลลัพธ์ (ไทย) 3:

เราได้ใช้แง่มุมในการดีบั๊ก ซึ่งแตกต่างจากงานก่อนหน้านี้ [ 11 ] , [ 12 ] ซึ่งเน้นการติดตามและบันทึกเวลาที่เราได้ใช้ด้าน บนการดีบั๊ก รูปที่ 3 แสดงการดีบั๊กครอบครัวด้านฮาร์ดแวร์ ระดับดีบั๊กทั่วไปกำหนดพอร์ตทั่วไปทุกด้าน นอกจากพอร์ตที่ใช้สำหรับนาฬิกาและการตั้งค่าใหม่มันกำหนดผลสำหรับ jtag แก้ปัญหาโพรโทคอล ( trigger_out และ data_out ) และสำหรับเข้า / ออกจากพิธีสาร ( op_rdy_out และ op_req_in ) ใส่ค่าพอร์ตที่กำหนด โดยการกำหนดงานย่อยซึ่งจะถูกเรียก ด้านการกำหนดฟังก์ชันต่อไปนี้การดีบัก : ดูทำให้สถานะขององค์ประกอบที่จะทิ้งทุกครั้งที่มันแก้ไขได้ ;ตรวจสอบสาเหตุทุกปฏิบัติการเป็นการประหาร และวิเคราะห์นับจํานวนรอบของนาฬิกาที่ใช้โดยชิ้นส่วนสำหรับแต่ละงาน