During an execution interval of a p

During an execution interval of a program, the writes into
sets are usually concentrated into some few lines which can
vary as its WWS changes. By remapping write-stressed blocks
to the SRAM lines, there may still exist some non-uniformity
for writes within STT-RAM lines of the same set. Figure 3
profiles the write distribution over lines of different sets in the
evaluated cache after swapping between SRAM and STT-
RAM. The running program is Dedup from the PARSEC-2
suite. This profiling shows how much of the write traffic to
each set is destined to the 4-way SRAM (gray bars with 71%
on average), 4 ways of STT-RAM with high write request
(black bars with 21% on average), and 8 other more idle STT-RAM lines (white bars with 8% on average). Although SRAMs
handle more than 71% of the write requests, it can be seen that
only one-third of the STT-RAM lines receive about 80% of the
remaining write requests. If the application runs forever, some
STT-RAM lines of a set wear-out much faster than others
which in turn hurts hit rate of the shared cache. The policy for
data swap within STT-RAM seeks to reduce this unbalance
distribution by remapping data from the frequently-written
STT-RAM lines onto other (idle or less-written) STT-RAM
lines in the same set. In short, intra-set policies help remapping
of write-stressed data blocks onto SRAM lines while try
uniforming remaining writes over STT-RAM lines within a set.

ผลลัพธ์ (ไทย) 1:

ในระหว่างช่วงการดำเนินการของโปรแกรม การเขียนเป็น ชุดมักจะเข้มข้นในบางสองสามบรรทัดซึ่งสามารถเปลี่ยนแปลงเป็นการเปลี่ยนแปลงของ WWS โดยเน้นการเขียนบล็อกการ remappingบรรทัด SRAM อาจยังมีบางอย่างไม่ใช่รื่นรมย์สำหรับการเขียนข้อมูลภายในรายการ STT RAM ของชุดเดียวกัน รูปที่ 3โปรไฟล์การเขียนแจกแจงผ่านรายการของค่าในการแคค่าหลังจากการแลกเปลี่ยนระหว่าง SRAM และ STT-RAM โปรแกรมทำงานเป็น Dedup จาก PARSEC-2ท สร้างโพรไฟล์นี้แสดงจำนวนของการจราจรที่เขียนไปแต่ละชุดคือกำหนดให้ SRAM 4 วิธี (แถบสีเทากับ 71%โดยเฉลี่ย), วิธี 4 STT RAM กับสูงเขียนคำขอ(ดำแถบ 21% โดยเฉลี่ย), และ 8 อื่น ๆ ขึ้นใช้งาน STT RAM บรรทัด (ขาวแถบ 8% โดยเฉลี่ย) แม้ว่า SRAMsจัดการกว่า 71% ของการร้องขอการเขียน สามารถดูได้ที่เพียงหนึ่งในสามของรายการ STT RAM ประมาณ 80% ของที่ได้รับการที่เหลือเขียนคำขอ ถ้าแอพลิเคชันตลอด บางรายการ STT RAM ของชุดสวมใส่ออกมากได้เร็วกว่าผู้อื่นซึ่งจะเจ็บตีราคาของแคชร่วม นโยบายสำหรับแลกเปลี่ยนข้อมูลภายใน STT RAM พยายามลดอันนี้กระจาย โดย remapping ข้อมูลจากบ่อยเขียนรายการ STT RAM บนอื่น ๆ (ไม่ได้ใช้งาน หรือ เขียนน้อย) STT-รามบรรทัดในชุดเดียวกัน ในระยะสั้น นโยบายการตั้งค่าภายในช่วย remappingของบล็อกข้อมูลเน้นเขียนบนบรรทัด SRAM ขณะลองuniforming ที่เหลือเขียนผ่านรายการ STT RAM ภายในชุด

ผลลัพธ์ (ไทย) 2:

ในระหว่างช่วงเวลาการทำงานของโปรแกรมที่เขียนลงไปในชุดที่มีความเข้มข้นมักจะเข้ามาในไม่กี่บรรทัดที่สามารถแตกต่างกันไปตามการเปลี่ยนแปลงของWWS โดยแมปเขียนบล็อกเน้นสาย SRAM มียังอาจมีบางอย่างสม่ำเสมอไม่ใช่สำหรับการเขียนภายในเส้นSTT-RAM ของชุดเดียวกัน รูปที่ 3 โปรไฟล์การกระจายการเขียนในช่วงสายของชุดที่แตกต่างในแคชประเมินหลังจากการแลกเปลี่ยนระหว่าง SRAM และ STT- แรม โปรแกรมที่ทำงานเป็น Dedup จากพาร์เซก-2 ชุด โปรไฟล์นี้แสดงให้เห็นว่าการจราจรเขียนไปแต่ละชุดเป็น destined 4 วิธี SRAM (แถบสีเทา 71% โดยเฉลี่ย) 4 วิธีการ STT-RAM ที่มีการร้องขอการเขียนสูง(แถบสีดำที่มี 21% โดยเฉลี่ย) และอื่น ๆ ที่ไม่ได้ใช้งาน 8 เส้น STT-RAM (แถบสีขาวที่มี 8% โดยเฉลี่ย) แม้ว่า SRAMs จัดการมากกว่า 71% ของการร้องขอการเขียนก็จะเห็นได้ว่าเพียงหนึ่งในสามของสายSTT-RAM ได้รับประมาณ 80% ของการร้องขอการเขียนที่เหลือ หากใบสมัครทำงานตลอดบางสาย STT-RAM ชุดสวมใส่ออกเร็วกว่าคนอื่น ๆ ซึ่งจะเจ็บตีอัตราการแคชที่ใช้ร่วมกัน นโยบายสำหรับการแลกเปลี่ยนข้อมูลภายใน STT-RAM พยายามที่จะลดความไม่สมดุลนี้จัดจำหน่ายโดยแมปข้อมูลจากบ่อยเขียนเส้นSTT-RAM บนอื่น ๆ (ไม่ได้ใช้งานหรือน้อยกว่าที่เขียน) STT-RAM บรรทัดในชุดเดียวกัน ในระยะสั้นนโยบายภายในชุดช่วยเหลือแมปของการเขียนเน้นบล็อกข้อมูลลงบนเส้น SRAM ในขณะที่พยายาม uniforming ที่เหลือเขียนผ่านสาย STT-RAM ภายในชุด

ผลลัพธ์ (ไทย) 3:

ในระหว่างการดำเนินการช่วงของโปรแกรมที่เขียนใน
ชุดมักจะเข้มข้นในเส้นบางอย่างซึ่งจะแตกต่างกันไปตามการเปลี่ยนแปลงของ wws
. เขียนโดย remapping เน้นบล็อก
กับ SRAM บรรทัด อาจยังคงมีอยู่บางประกอบ
สำหรับเขียนเส้น stt-ram ภายในของชุดเดียวกัน รูปที่ 3
โปรไฟล์เขียนกระจายผ่านสายของชุดต่างๆใน
การประเมินหลังการเปลี่ยนระหว่างโหมดแคชและ SRAM -
พระราม ใช้โปรแกรม dedup จากแต่งงาน parsec-2

ข้อมูลนี้แสดงให้เห็นว่าที่เขียนชม
แต่ละชุดถูกกำหนดในโฟร์เวย์ SRAM ( แถบสีเทากับ 71 %
เฉลี่ย ) , 4 วิธี stt-ram สูงเขียนคำขอ
( สีดำแถบกับ 21 % เฉลี่ย ) และ 8 อื่น ๆไม่ได้ใช้งานมากขึ้น stt-ram เส้น ( แถบสีขาว 8 % โดยเฉลี่ย ) แม้ว่า srams
จัดการมากกว่า 71% ของเขียนคำขอ จะเห็นได้ว่าหนึ่งในสามของเส้น stt-ram

รับประมาณ 80% ที่เหลือเขียนขอ ถ้าสมัครวิ่งตลอดกาล บาง
stt-ram สายของชุดสวมใส่ออกเร็วกว่าผู้อื่น
ซึ่งจะเจ็บตีอัตราการใช้แคช นโยบาย
สลับข้อมูลภายใน stt-ram พยายามจะลดความไม่สมดุล
การกระจายโดยการแมปข้อมูลจากบ่อยเขียน
stt-ram เส้นบนอื่น ๆ ( ใช้งานน้อย เขียนเส้น stt-ram
ในชุดเดียวกัน ในระยะสั้นนโยบายชุดภายในช่วย remapping
เขียนเน้นบล็อกข้อมูลลงในขณะที่พยายาม
uniforming SRAM เส้นที่เหลือเขียนมากกว่า stt-ram สายภายในชุด