In this paper, we presented paralle

In this paper, we presented parallel sorted-set intersec- tion algorithms that are based on STTNI of Intel SSE 4.2. Three of the algorithms use sorted sets consisting of un- compressed integer values as input and output; they differ only in the precision (8-bit, 16-bit, and 32-bit) of the inte- gers they process. Since the 32-bit variant requires pre- and post-processing of the integer values, we provide a hierarchi- cal data layout that avoids such overhead during the inter- section process. Our experiments indicate high speedups up to 5.3x of our parallel sorted-set intersection algorithms over highly efficient scalar counterparts. We believe that many algorithms in query processing, frequent-itemset mining, or information retrieval—in which set intersection accounts for a large part of the overall execution time—could benefit from our proposed approach. In future work, we want to investi- gate the combination with adaptive intersection algorithms and parallel compression techniques [21].

ผลลัพธ์ (ไทย) 1:

ในเอกสารนี้ เรานำอัลกอริทึมแบบขนานชุดเรียง intersec-สเตรชันแบบ STTNI Intel SSE 4.2 สามของอัลกอริทึมใช้เรียงลำดับชุดที่ประกอบด้วยสหประชาชาติ-รวมค่าจำนวนเต็มเป็นอินพุตและเอาพุ พวกเขา differ ในความแม่นยำ (8 บิต 16 บิต และ 32-บิต) ของในจังหวัดแฌร์ก็ประมวลผล ตั้งแต่แปร 32 บิตต้องการก่อน และหลังการประมวลผลของค่าจำนวนเต็ม เราให้เค้าร่างข้อมูล hierarchi cal ที่หลีกเลี่ยงค่าใช้จ่ายดังกล่าวในระหว่างส่วนอินเตอร์ การทดลองของเราบ่งชี้ speedups สูงถึง 5.3 x ของอัลกอริทึมของเราตัดชุดเรียงขนานเหนือสูง efficient สเกลาคู่ เราเชื่อว่าอัลกอริทึมที่มากมายในการประมวลผลแบบสอบถาม ทำเหมือง itemset บ่อย หรือเรียกข้อมูล — ที่ตั้งสี่แยกบัญชีสำหรับส่วนใหญ่ของเวลาดำเนินการโดยรวม — สามารถ benefit จากวิธีการนำเสนอของเราได้ ทำงานในอนาคต เราต้องการประตู investi ร่วมกับแยกปรับอัลกอริทึมและเทคนิคการบีบอัดแบบขนาน [21]

ผลลัพธ์ (ไทย) 2:

ในบทความนี้เรานำเสนอคู่ขนานแยกการตั้งค่าขั้นตอนวิธีการ intersec- ที่อยู่บนพื้นฐาน STTNI ของอินเทล SSE 4.2 สามขั้นตอนวิธีการใช้ชุดที่เรียงลำดับประกอบด้วยยกเลิกการบีบอัดค่าจำนวนเต็มเป็นอินพุทและเอาท์พุท; พวกเขาดิ ff เอ้อเฉพาะในความแม่นยำ (8 บิต, 16 บิตและ 32 บิต) ของเผลอกันเป็นที่พวกเขาดำเนินการ เนื่องจากตัวแปร 32 บิตต้องใช้ก่อนและหลังการประมวลผลของค่าจำนวนเต็มเรามีรูปแบบ cal hierarchi- ข้อมูลที่หลีกเลี่ยงค่าใช้จ่ายดังกล่าวในระหว่างขั้นตอนส่วนระหว่าง การทดลองของเราแสดงให้ speedups สูงถึง 5.3 เท่าของคู่ขนานแยกการตั้งค่าขั้นตอนวิธีการแยกของเรามากกว่าอย่างอี FFI เพียงพอคู่สเกลาร์ เราเชื่อว่าหลายขั้นตอนวิธีในการประมวลผลแบบสอบถามการทำเหมืองแร่บ่อยๆ itemset หรือข้อมูลที่ดึงในการตั้งจุดตัดบัญชีสำหรับส่วนใหญ่ของการดำเนินการโดยรวมเวลาจะ Bene ประกอบเข้าจากวิธีการที่นำเสนอของเรา ในการทำงานในอนาคตเราต้องการที่จะ investi- ประตูรวมกันกับขั้นตอนวิธีการตัดและปรับเทคนิคการบีบอัดขนาน [21]

ผลลัพธ์ (ไทย) 3:

ในกระดาษนี้เรานำเสนอคู่ขนานเรียงชุด นเตอร์เซค - tion อัลกอริทึมที่อยู่บนพื้นฐานของ sttni ของ Intel SSE 4.2 . สามของอัลกอริทึมที่ใช้เรียงชุด ประกอบด้วย อุน - อัดเป็นจำนวนเต็มค่าอินพุตและเอาต์พุต ซึ่ง ดิ ffเอ้อเฉพาะในความแม่นยำ ( 8 บิต , 16 บิตและ 32 บิต ) ของ inte - กระรอกท้องแดงพวกเขากระบวนการ ตั้งแต่ก่อนและหลังการประมวลผลต้องใช้ตัวแปรแบบ 32 บิตของจำนวนเต็มค่าเราให้บริการ hierarchi - แคล รูปแบบของข้อมูลที่หลีกเลี่ยงค่าใช้จ่ายดังกล่าวระหว่าง อินเตอร์ - กระบวนการกลุ่ม การทดลองของเราระบุ speedups สูงถึง 5.3x ของเราขนานเรียงชุดแยกขั้นตอนวิธีกว่าสูง E ffi cient สเกลาร์ counterparts เราเชื่อว่าหลายขั้นตอนวิธีในการประมวลผลแบบสอบถาม เหมืองแร่ itemset บ่อย ๆหรือข้อมูลการตั้งค่าบัญชีที่แยกสำหรับส่วนใหญ่ของเวลาปฏิบัติการโดยรวมจะดีจึงไม่ได้มาจากเราเสนอวิธีการ ในการทำงานในอนาคต เราต้องการ investi - ประตูการปรับอัลกอริทึมและเทคนิคการบีบอัดแบบแยก [ 21 ] .