The process ow for dual layer nanoc

The process ow for dual layer nanocomposite FETs with
randomoriented nanowires is shown in Fig. 1. Note that for elec
trical characterization no eld effect was observed from these low
density nanowire networks, indicating no direct connection
formed by nanowires between sourcedrain electrodes. Fig. 2
shows the output and transfer characteristics of a dual layer Si
P3HT and a pristine P3HT FETs, respectively, where the former
contains a nanowire density of N ¼ 0.4 (average number of NWs per
10  10 mm2). The IDSVDS curves clearly resemble those as typical p
channel accumulation mode eld effect behavior, where negative
IDS increases linearly with negative VDS at low VDS and saturates at
higher (more negative) applied VDS. The output currents of the dual
layer SiP3HT transistor are much higher than those of pristine
P3HT device; at VDS ¼ 40 V, VGS ¼ 40 V, for instance, the IDS of the
SiP3HT FET is up to 5 mA whereas that of the pristine one is 0.7 mA.
This enhancement in current output is a clear indication of that the
presence of Si nanowire network has a positive in uence on the
electrical conduction of the channel layer.
When the transfer characteristics were measured in the satu
ration regime (VDS ¼ 40 V), the effective mobility was calculated
by plotting the square root of the absolute drain current versus the
gate voltage and tting the slope data to Eqn. (1). The saturation
eld effect mobility of pristine P3HT device is 7.3  103 cm2V1s1.
For this dual layer SiP3HT FET, its carrier mobility is increased to
4.7  102 cm2V1 s1, representing an enhancement of ~six times
over the pristine P3HT device. The ON/OFF current ratio of both
devices remains in the same order of 104. In consequence, these

ผลลัพธ์ (ไทย) 1:

กระบวนการโอ๊ย สำหรับแบบสองเลเยอร์ FETs สิตด้วยrandomoriented nanowires จะแสดงในรูปที่ 1 หมายเหตุว่า สำหรับ elecจำแนกลักษณะ trical ไม่มีผลกระทบภายพบว่า จากนี้ต่ำเครือข่ายความหนาแน่นของ nanowire ระบุไม่เชื่อมต่อโดยตรงเกิดขึ้น โดย nanowires ระหว่างอิเล็กโทรด sourcedrain รูป 2แสดงลักษณะผลผลิตและการถ่ายโอนของชั้นสอง SiP3HT และ P3HT บริสุทธิ์ FETs ตามลำดับ ที่อดีตประกอบด้วยความหนาแน่นของ nanowire ของ N ¼ 0.4 (เฉลี่ยจำนวน NWs ต่อ10  10 mm2) เส้นโค้ง IDSVDS อย่างชัดเจนคล้ายกับผู้เป็น p ทั่วไปช่องสะสมโหมดภายผลลักษณะการทำงาน ติดลบรหัสเพิ่มขึ้นขนานกับ VDS ลบที่ต่ำ VDS และ saturates ที่สูงขึ้น (เป็นลบมากขึ้น) ใช้ VDS กระแสขาออกของทรานซิสเตอร์ SiP3HT ชั้นมีมากขึ้นกว่าของเก่าอุปกรณ์ P3HT ที่ VDS ¼ 40 V, V 40 VGS ¼ เช่น เป็นรหัสของการSiP3HT FET เป็นถึง 5 mA ในขณะที่หนึ่งที่เก่าแก่เป็น 0.7 mAเพิ่มประสิทธิภาพในการแสดงผลปัจจุบันนี้เป็นเครื่องบ่งชี้ชัดเจนว่าการสถานะของเครือข่ายศรี nanowire มีบวกใน uence ในการนำไฟฟ้าของชั้นช่องเมื่อลักษณะโอนถูกวัดที่ satuระบอบการปกครอง (VDS ¼ 40 V), การปันส่วนคำนวณการเคลื่อนไหวที่มีประสิทธิภาพโดยพล็อตรากที่สองของท่อระบายน้ำสัมบูรณ์ปัจจุบันเมื่อเทียบกับการดันประตูและตั้งชันข้อมูล Eqn. (1) ความอิ่มตัวจำนวนผลภายของอุปกรณ์ P3HT บริสุทธิ์เป็น 7.3  103 cm2V1s1สำหรับสองชั้นนี้ SiP3HT FET จำนวนของผู้ให้บริการเพิ่มขึ้นเป็น4.7  102 cm2V1 s1 แทนการการเพิ่มประสิทธิภาพ ~ หกครั้งผ่านอุปกรณ์ P3HT บริสุทธิ์ อัตรา/ปิดทั้งสองอุปกรณ์ยังคงอยู่ในลำดับเดียวกันของ 104 ผลที่ตามมา เหล่านี้

ผลลัพธ์ (ไทย) 2:

โอ๊ยกระบวนการ FETs นาโนคอมโพสิตชั้นคู่กับ
nanowires randomorientedแสดงในรูป 1. โปรดทราบว่าสำหรับelec
ลักษณะ trical ไม่มีผล ELD เป็นที่สังเกตจากนี้ต่ำ
เครือข่ายความหนาแน่นของเส้นลวดนาโนแสดงให้เห็นไม่มีการเชื่อมต่อโดยตรง
ที่เกิดขึ้นจาก nanowires ระหว่างขั้วไฟฟ้าsourcedrain มะเดื่อ. 2
แสดงให้เห็นว่าการส่งออกและการถ่ายโอนลักษณะของชั้นสองSi
P3HT และ FETs P3HT เก่าแก่ตามลำดับที่ในอดีต
มีความหนาแน่นของเส้นลวดนาโนเอ็น¼ 0.4 (ค่าเฉลี่ยของจำนวน NWS ต่อ
10  10 mm2) เส้นโค้งIDSVDSอย่างชัดเจนมีลักษณะคล้ายกับผู้pเป็นปกติ
ช่องพฤติกรรมโหมดการสะสมผล ELD ที่เชิงลบ
IDS เพิ่มขึ้นเป็นเส้นตรงกับ VDS เชิงลบที่ VDS ต่ำและอิ่มตัวที่
(เชิงลบมากขึ้น) ที่สูงขึ้นใช้ VDS กระแสการส่งออกของคู่
ชั้นSiP3HTทรานซิสเตอร์มีมากขึ้นกว่าที่เก่าแก่
อุปกรณ์ P3HT; ที่ VDS ¼40วี VGS ¼40 V, ตัวอย่างเช่น IDS ของ
SiP3HT FET ถึง 5 mA ขณะที่บริสุทธิ์หนึ่งคือ 0.7 mA.
การเพิ่มประสิทธิภาพในการส่งออกในปัจจุบันนี้เป็นข้อบ่งชี้ชัดเจนว่า
การปรากฏตัวของเครือข่ายเส้นลวดนาโนศรีมีอิทธิพลต่อในเชิงบวกในใน
การนำไฟฟ้าของชั้นช่องทาง.
เมื่อลักษณะการถ่ายโอนอยู่ในวัดsatu
ระบอบการปกครองปันส่วน (VDS ¼40 V), การเคลื่อนไหวที่มีประสิทธิภาพที่คำนวณได้
โดยการวางแผนราก ของท่อระบายน้ำในปัจจุบันแน่นอนเมื่อเทียบกับ
แรงดันไฟฟ้าที่ประตูและระบบข้อมูลความลาดชันเพื่อสม (1) ความอิ่มตัวของ
การเคลื่อนไหวผล ELD ของอุปกรณ์ P3HT ที่เก่าแก่คือ 7.3 103cm2V1s1.
สำหรับชั้นนี้คู่SiP3HT FET การเคลื่อนไหวของผู้ให้บริการเพิ่มขึ้นเป็น
4.7 102cm2V1s1คิดเป็น การเพิ่มประสิทธิภาพของ ~ หกครั้ง
มากกว่าอุปกรณ์ P3HT ที่เก่าแก่ เปิด / ปิดอัตราส่วนสภาพคล่องของทั้งสอง
อุปกรณ์ยังคงอยู่ในลำดับเดียวกันของ 104 ในผลเหล่านี้