Although scaling VDD is highly effe

Although scaling VDD is highly effective for reducing EACT, the circuit delay increases rapidly at very low voltages (as shown in Figure 4) and ELKG increases correspondingly. The opposing energy trends are shown in Figure 7 for a 32b adder, and they give rise to a minimum total energy voltage (66). Importantly, this minimum energy voltage occurs in the sub-Vt regime (i.e., VDD of 0.3–0.4 V) for most practical digital circuits, and the energy savings exceed an order of magnitude compared with the nominal supply voltage. For instance, a scalable fast Fourier transform (FFT) processor, which can provide spectral energy computation for silicon cochleae, operates at a minimum energy voltage of 0.35 V consuming 155 nJ/FFT, over a 15x reduction compared with the nominal VDD energy (67). Using parallelism and pipelining, the corresponding clock frequency of 10 kHz can support the 1 kFFT s−1 throughput requirement of implantable speech processors.

ผลลัพธ์ (ไทย) 1:

แม้ว่ามาตราส่วน VDD ประสิทธิภาพสูงลด EACT วงจรหน่วงเวลาเพิ่มอย่างรวดเร็วที่แรงดันไฟฟ้าที่ต่ำมาก (ดังแสดงในรูปที่ 4) และ ELKG เพิ่มตามลำดับ แนวโน้มพลังงานฝ่ายตรงข้ามจะแสดงในรูปที่ 7 สำหรับบวก 32b และพวกเขาก่อให้เกิดแรงดันไฟฟ้าต่ำสุดพลังงานทั้งหมด (66) สำคัญ แรงดันไฟฟ้าพลังงานต่ำที่เกิดขึ้นในระบอบการปกครองย่อย Vt (VDD ของ 0.3 – 0.4 V) สำหรับวงจรดิจิตอลที่ปฏิบัติมากที่สุด และพลังงาน ประหยัดเกินข้อความเปรียบเทียบกับแรงดันไฟฟ้าที่กำหนด เช่น ขนาดโปรเซสเซอร์ความเร็วฟูริเยร์การแปลง (FFT) ซึ่งสามารถคำนวณสเปกตรัมพลังงานสำหรับ cochleae ซิลิโคน ทำงานที่แรงดันไฟฟ้าพลังงานต่ำ 0.35 V ใช้ nJ 155/FFT ผ่านการลด 15 เท่าเมื่อเทียบกับพลังงาน VDD น้อย (67) ใช้ขนาน และวิธีการส่งอ็อบ ความถี่นาฬิกาสอดคล้องกันของ 10 kHz สามารถสนับสนุน 1 kFFT s−1 ปริมาณความต้องการของตัวประมวลผลเสียงปรุง

ผลลัพธ์ (ไทย) 2:

แม้ว่าการปรับ VDD มีประสิทธิภาพสูงในการลด EACT วงจรหน่วงเวลาเพิ่มขึ้นอย่างรวดเร็วที่แรงดันไฟฟ้าที่ต่ำมาก (ดังแสดงในรูปที่ 4) และเพิ่มขึ้นตามลําดับ ELKG แนวโน้มการใช้พลังงานของฝ่ายตรงข้ามจะแสดงในรูปที่ 7 สำหรับ Adder 32B และพวกเขาก่อให้เกิดแรงดันไฟฟ้าพลังงานทั้งหมดต่ำสุด (66) ที่สำคัญนี้แรงดันไฟฟ้าพลังงานต่ำสุดที่เกิดขึ้นในระบอบการปกครองย่อยเวอร์มอนต์ (เช่น VDD ของ 0.3-0.4 V) สำหรับวงจรดิจิตอลปฏิบัติมากที่สุดและประหยัดพลังงานเกินลำดับความสำคัญเมื่อเทียบกับแรงดันเล็กน้อย ยกตัวอย่างเช่นฟูริเยร์ได้อย่างรวดเร็วสามารถปรับขนาดได้ (FFT) หน่วยประมวลผลที่สามารถให้การคำนวณพลังงานสเปกตรัมซิลิคอนอวัยวะร​​ับเสียง, ทำงานที่แรงดันไฟฟ้าพลังงานขั้นต่ำ 0.35 V บริโภค 155 NJ / FFT กว่าการลดลง 15 เท่าเมื่อเทียบกับพลังงาน V​​DD เล็กน้อย (67 ) การใช้ความเท่าเทียมและ pip​​elining ที่ความถี่สัญญาณนาฬิกาที่สอดคล้องกันของ 10 เฮิร์ทซ์สามารถรองรับความต้องการผ่าน 1 kFFT S-1 ในการประมวลผลคำพูดที่ปลูกถ่าย

ผลลัพธ์ (ไทย) 3:

แม้ว่าการปรับ VDD จะมีประสิทธิภาพสูงในการลด eact วงจรหน่วงเวลาเพิ่มขึ้นอย่างรวดเร็วที่แรงดันไฟฟ้าต่ำมาก ( ดังแสดงในรูปที่ 4 ) และ elkg เพิ่มต้องกัน การต่อต้านพลังงานแนวโน้มจะแสดงในรูปที่ 7 แต่เพิ่มและพวกเขาก่อให้เกิดแรงดันไฟฟ้าพลังงานต่ำสุด ( 66 ) คือแรงดันไฟฟ้าพลังงานต่ำสุด นี้เกิดขึ้นในแขวงการปกครอง ( VT ) 0.3 - 0.4 V VDD ) สำหรับวงจรดิจิตอลที่เป็นประโยชน์มากที่สุดและประหยัดพลังงานเกินคำสั่งของขนาดเมื่อเทียบกับอุปทานแรงดันปกติ สำหรับอินสแตนซ์ ได้อย่างรวดเร็วแปลงฟูเรียร์ ( FFT ) หน่วยประมวลผล ซึ่งสามารถให้พลังงานสำหรับการคำนวณสเปกตรัมซิลิคอน cochleae ทำงานที่แรงดันไฟฟ้าพลังงานต่ำสุดที่ 0.35 V การบริโภค 155 NJ / หน่วย กว่าหุ้นลดลงเมื่อเทียบกับพลังงาน VDD ปกติ ( 67 ) และใช้ความ pipelining ที่นาฬิกาความถี่ 10 kHz สามารถสนับสนุน 1 kfft s − 1 ผ่านความต้องการของปลูกฝังคำพูด )