AMD-K6®-2 Processor Block Diagram.

AMD-K6®-2 Processor Block Diagram. As shown in Figure 1 on page 7, the high-performance, out-of-order execution engine of the AMD-K6-2 processor is mated to a split level-one 64-Kbyte writeback cache with 32 Kbytes of instruction cache and 32 Kbytes of data cache. The instruction cache feeds the decoders and, in turn, the decoders feed the scheduler. The ICU issues and retires RISC86 operations contained in the scheduler. The system bus interface is an industry-standard 64-bit Super7 and Socket 7 demultiplexed bus.

ผลลัพธ์ (ไทย) 1:

ตัวประมวลผล AMD-K6 ®-2 บล็อกไดอะแกรม ดังแสดงใน รูป 1 ในหน้า 7 ประสิทธิภาพสูง เครื่องมือการดำเนินการคำสั่งของตัวประมวลผล AMD K6-2 เป็น mated กับแคชแบบไรท์แบ็คระดับหนึ่ง 64 Kbyte แยก 32 Kbytes ของแคสอนและ 32 Kbytes แคชของข้อมูล แคสอนตัวดึงข้อมูลการถอดรหัส และ กลับ ตัวถอดรหัสที่ป้อนตัวจัดกำหนดการ ฉุกเฉินออก และอนผู้ RISC86 ดำเนินการอยู่ในตัวจัดกำหนดการ อินเทอร์เฟซระบบบัสเป็น Super7 64 บิตเป็นมาตรฐานอุตสาหกรรม และซ็อกเก็ต 7 demultiplexed รถ

ผลลัพธ์ (ไทย) 2:

เอเอ็มดีK6®-2 หน่วยประมวลผลแผนภาพบล็อก ดังแสดงในรูปที่ 1 ในหน้า 7 ที่มีประสิทธิภาพสูงเครื่องมือการดำเนินการออกจากคำสั่งของโพรเซสเซอร์ AMD-K6-2 จะแต่งงานแล้วกับระดับหนึ่งแยก 64 กิโลไบต์แคช writeback 32 Kbytes แคชการเรียนการสอนและ 32 Kbytes ของแคชข้อมูล การเรียนการสอนแคชฟีดถอดรหัสและในทางกลับกันถอดรหัสเลี้ยงกำหนดการ ประเด็นที่ห้องไอซียูและเกษียณ RISC86 การดำเนินงานที่มีอยู่ในการจัดตารางเวลา อินเตอร์เฟซระบบบัสเป็นมาตรฐานอุตสาหกรรม Super7 64 บิตและซ็อกเก็ต 7 รถบัส demultiplexed

ผลลัพธ์ (ไทย) 3:

amd-k6 ® - แผนภาพบล็อก 2 หน่วยประมวลผลกลาง ดังแสดงในรูปที่ 1 ในหน้า 7 , ประสิทธิภาพสูง , ออกจากเนินการสั่งซื้อเครื่องยนต์ของหน่วยประมวลผล amd-k6-2 จะได้รับไปยังระดับที่แยกหนึ่ง 64 กิโลไบต์ของแคชแคช writeback 32 กิโลไบต์ the unit minutes แบบ 32 กิโลไบต์ the unit minutes ของแคชข้อมูล การแคชฟีดถอดรหัสและ , ในทางกลับกัน , ถอดรหัสข้อมูลตารางเวลาไอซียูประเด็นและเกษียณ risc86 ปฏิบัติการที่มีอยู่ในตัวจัดตารางเวลา อินเตอร์เฟซระบบบัส เป็นอุตสาหกรรมมาตรฐาน 64 บิต super7 และซ็อกเก็ต 7 demultiplexed รถบัส