described in [2]. Tile64 integrates

described in [2]. Tile64 integrates 64 general purpose cores called tiles.

Each core integrates L1 and L2 cache. Tiles are arranged in 8 × 8 bi-dimensional
mesh using interconnecting network with 31Tbps data throughput. Chip utilizes 3-way VLIW pipeline for instruction level parallelism. Each tile is able to independently run operating system, or multiple tiles are able to run multiprocessing operating system.
Performance of the chip at 700 MHz is 443.109 Operations Per Second (BOPS).

ผลลัพธ์ (ไทย) 2:

อธิบายไว้ใน [2] Tile64 รวมแกนที่ใช้งานทั่วไป 64 เรียกว่ากระเบื้อง. หลักแต่ละรวม L1 และ L2 แคช กระเบื้องจะจัดใน 8 × 8 สองมิติตาข่ายโดยใช้เครือข่ายที่เชื่อมต่อกับ31Tbps การรับส่งข้อมูล ชิปใช้ท่อ VLIW 3 ทางสำหรับการเรียนการสอนในระดับเท่าเทียม กระเบื้องแต่ละคนสามารถที่จะเป็นอิสระใช้ระบบปฏิบัติการหรือกระเบื้องหลายสามารถทำงานได้หลายตัวระบบปฏิบัติการ. การปฏิบัติงานของชิปที่ 700 MHz เป็น 443.109 การดำเนินงานต่อวินาที (BOPS) คำ

ผลลัพธ์ (ไทย) 3:

ที่อธิบายไว้ใน [ 2 ] tile64 รวม 64 วัตถุประสงค์ทั่วไปซึ่งเรียกว่ากระเบื้อง

แต่ละหลักรวม L1 และ L2 แคช ไพ่จะถูกจัดใน 8 × 8 บีใช้เชื่อมเครือข่ายกับมิติ
ตาข่าย throughput ข้อมูล 31tbps . ชิปใช้ 3 ทาง vliw ท่อสำหรับขนานระดับการเรียนการสอน กระเบื้องแต่ละสามารถอิสระรันระบบปฏิบัติการหรือกระเบื้องหลายสามารถใช้มัลติโปรเซสเซอร์ระบบปฏิบัติการ .
ประสิทธิภาพของชิปที่ 700 MHz เป็น 443.109 การดำเนินการต่อวินาที ( BOPS )