Figure 5 shows all three levels of

Figure 5 shows all three levels of our cache hierarchy with support for robust cells. Our baseline cache hierarchy is typical of what’s found in modern processors [11] with a 32KB 8-way L1 cache, 256KB 8-way L2 cache, and a 4MB 16-way L3 cache. For each level in the cache hierarchy, we implement two ways with robust cells, while the remaining ways use standard (non-robust) cells. This adds an area overhead of 25% (L1 and L2) and 12.5% (L3) for the cache data array. We add a status bit associated with each tag indicating whether the associated line is a robust way or a non-robust way. We don’t necessarily need this extra bit if the robust ways are fixed to two specific ways (Way 0 and Way 1 in Figure 5). We also add an extra LRU bit since we implement a different replacement algorithm in the low-voltage mode.

ผลลัพธ์ (ไทย) 1:

รูปที่ 5 แสดงทั้งหมด 3 ระดับของแคชของเราด้วยการสนับสนุนสำหรับเซลล์ที่แข็งแรง ลำดับชั้นของเราแคพื้นฐานทั่วไปของสิ่งที่พบในโปรเซสเซอร์สมัย [11] 32KB 8 วิธี L1 แค แคช L2 8 วิธี 256KB และแค L3 4MB 16 วิธีได้ ในแต่ละระดับในลำดับชั้นของแคช เราใช้สองวิธีเซลล์แข็งแกร่ง ในขณะที่แบบเหลือใช้เซลล์มาตรฐาน (ไม่ใช่แข็งแรง) เพิ่มค่าใช้จ่ายในพื้นที่ 25% (L1 และ L2) และ 12.5% (L3) สำหรับอาร์เรย์ข้อมูลแคช เราเพิ่มบิตสถานะเกี่ยวข้องกับแต่ละแท็กที่บ่งชี้ว่า บรรทัดเชื่อมโยงแบบสมบูรณ์หรือแบบไม่มีประสิทธิภาพ เราไม่จำเป็นต้องใช้บิตพิเศษถ้าแบบแข็งแกร่งคงจะสองวิธี (แบบ 0 และ 1 วิธีในรูปที่ 5) เรายังเพิ่มบิต LRU เป็นพิเศษเนื่องจากเราใช้อัลกอริทึมอื่นแทนในโหมดแรงดันต่ำ

ผลลัพธ์ (ไทย) 2:

รูปที่ 5 แสดงให้เห็นว่าทั้งสามระดับของลำดับชั้นแคชของเราด้วยการสนับสนุนที่แข็งแกร่งสำหรับเซลล์ ลำดับชั้นของแคชพื้นฐานของเราเป็นเรื่องปกติของสิ่งที่พบในการประมวลผลที่ทันสมัย​​ [11] กับ 32 กิโลไบต์ 8 ทิศทางแคช L1, 256KB 8 ทิศทางแคช L2 และ 4MB 16 วิธีแคช L3 สำหรับแต่ละระดับในลำดับชั้นแคชเราใช้สองวิธีกับเซลล์ที่แข็งแกร่งในขณะที่วิธีการที่เหลืออยู่ใช้มาตรฐาน (ไม่แข็งแกร่ง) เซลล์ นี้จะเพิ่มค่าใช้จ่ายในพื้นที่ 25% (L1 และ L2) และ 12.5%​​ (L3) สำหรับอาร์เรย์ข้อมูลแคช เราเพิ่มบิตสถานะที่เกี่ยวข้องกับแต่ละแท็กระบุว่าสายที่เกี่ยวข้องเป็นวิธีที่มีประสิทธิภาพหรือวิธีคิดที่ไม่แข็งแกร่ง เราไม่จำเป็นต้องนี้บิตพิเศษถ้าวิธีที่มีประสิทธิภาพได้รับการจับจ้องไปที่สองวิธีที่เฉพาะเจาะจง (0 วิธีและวิธีที่ 1 ในรูปที่ 5) นอกจากนี้เรายังเพิ่ม LRU บิตพิเศษเนื่องจากเราดำเนินการตามขั้นตอนวิธีการเปลี่ยนที่แตกต่างกันในโหมดแรงดันต่ำ

ผลลัพธ์ (ไทย) 3:

รูปที่ 5 แสดงทั้งหมดสามระดับของลำดับชั้นของแคชของเราด้วยการสนับสนุนที่แข็งแกร่งเซลล์ ของเราเริ่มต้นแคชลำดับชั้นเป็นปกติของสิ่งที่พบในสมัยใหม่ ) [ 11 ] กับ 32kb 8 ทิศทาง L1 แคช L2 แคช 256kb 8 ทิศทาง และ 4MB 16 วิธี L3 แคช สำหรับแต่ละระดับในแคชลำดับชั้น เราใช้สองวิธีที่มีประสิทธิภาพเซลล์ ส่วนที่เหลือใช้วิธีมาตรฐาน ( ไม่แข็งแรง ) เซลล์นี้จะเพิ่มพื้นที่เหนือศีรษะของ 25% ( L1 และ L2 ) และร้อยละ 12.5 ( L3 ) สำหรับแคชข้อมูลอาร์เรย์ . เราเพิ่มสถานะบิตที่เกี่ยวข้องกับแต่ละแท็กที่ระบุว่าเกี่ยวข้องบรรทัดเป็นวิธีมีประสิทธิภาพหรือไม่เสถียรภาพทาง เราไม่ต้องบิตพิเศษนี้ ถ้าวิธีที่แข็งแกร่งได้รับการแก้ไขวิธีเฉพาะสอง ( ทาง 0 และ 1 ในรูปที่ 5 )นอกจากนี้เรายังเพิ่มบิตพิเศษเลย ตั้งแต่เราใช้ขั้นตอนวิธีการเปลี่ยนที่แตกต่างกันในโหมดแรงดันต่ำ .