Research topicsParallel, configurab

Research topics

Parallel, configurable and reconfigurable architectures
Software frameworks for integrated systems
Synthesis, generation and simulation of digital integrated systems
photo SLS
The challenges that the micro/nanoelectronic system integration research is currently facing is a huge increase of the number of processors in a chip. The ITRS expects >1000 processing elements on a chip by 2020 for the consumer market. In this context, there are very important issues to be solved:
as the integration technology still progresses, can we define architectures which fully benefit from this trend, by exploiting at best the parallelism, parametrization and reconfiguration capabilities of these technologies?
as we cannot expect the average programmer to be able to get the most performance out of these huge multiprocessor system, can we help him by providing innovative software frameworks to facilitate and optimize software integration?
as the difficulties of HW/SW integration is unparalleled, can we provide synthesis, generation and simulation tools and methodologies to simplify, automate and verify system integration?

To answer these questions, the activity of the System Level Synthesis Group focuses on the following themes:
Parallel, configurable and reconfigurable architectures
Software frameworks for integrated systems
Synthesis, generation and simulation of digital integrated systems

ผลลัพธ์ (ไทย) 1:

หัวข้องานวิจัยสถาปัตยกรรมแบบขนาน กำหนด และ reconfigurableกรอบซอฟต์แวร์สำหรับระบบสังเคราะห์ สร้าง และจำลองระบบดิจิตอลภาพ SLSความท้าทายที่วิจัยรวมระบบ ไมโคร/nanoelectronic ปัจจุบัน มีเพิ่มขึ้นอย่างมากของตัวประมวลผลในชิ คาดการ ITRS > 1000 องค์ประกอบต่าง ๆ ของการประมวลผลบนชิ 2563 สำหรับตลาดผู้บริโภค ในบริบทนี้ มีปัญหาที่สำคัญได้รับการแก้ไข:เป็นเทคโนโลยีรวมยังคงนับ เราสามารถกำหนดสถาปัตยกรรมซึ่งประโยชน์จากแนวโน้มนี้ โดยใช้ประโยชน์จากความสามารถขนาน parametrization และการกำหนดค่าใหม่ของเทคโนโลยีเหล่านี้ที่ดีที่สุดเราไม่สามารถคาดหวังเฉลี่ยโปรแกรมเมอร์จะสามารถให้ประสิทธิภาพที่สุดจากระบบประมวลผลขนาดใหญ่เหล่านี้ เราช่วยเขา โดยการให้กรอบนวัตกรรมซอฟต์แวร์เพื่ออำนวยความสะดวก และเพิ่มประสิทธิภาพรวมซอฟต์แวร์เป็นปัญหา HW/SW ของคุณ เราให้สังเคราะห์ สร้าง และจำลองเครื่องมือ และวิธีการทำ และทำให้ระบบการตรวจสอบตอบคำถามเหล่านี้ กิจกรรมของ กลุ่มระบบระดับสังเคราะห์เน้นประเด็นต่อไปนี้:สถาปัตยกรรมแบบขนาน กำหนด และ reconfigurableกรอบซอฟต์แวร์สำหรับระบบสังเคราะห์ สร้าง และจำลองระบบดิจิตอล

ผลลัพธ์ (ไทย) 2:

หัวข้อการวิจัยขนานที่กำหนดและ reconfigurable สถาปัตยกรรมกรอบซอฟต์แวร์สำหรับระบบแบบบูรณาการสังเคราะห์รุ่นและการจำลองของระบบบูรณาการดิจิตอลรูปภาพ SLS ท้าทายว่าไมโคร / nanoelectronic วิจัยระบบบูรณาการกำลังเผชิญคือการเพิ่มขึ้นอย่างมากของจำนวนตัวประมวลผลในชิป ITRS คาด> 1000 องค์ประกอบการประมวลผลบนชิปในปี 2020 สำหรับตลาดผู้บริโภค ในบริบทนี้มีประเด็นที่สำคัญมากที่จะได้รับการแก้ไข: เป็นเทคโนโลยีบูรณาการยังคงดำเนินไปเราสามารถกำหนดสถาปัตยกรรมซึ่งประโยชน์อย่างเต็มที่จากแนวโน้มนี้โดยการใช้ประโยชน์ที่ดีที่สุดขนานและตัวแปรและการคอนฟิเกอร์ขีดความสามารถของเทคโนโลยีเหล่านี้หรือไม่ในขณะที่เราไม่สามารถคาดหวัง โปรแกรมเมอร์เฉลี่ยจะสามารถที่จะได้รับประสิทธิภาพสูงสุดจากเหล่านี้ระบบมัลติโปรเซสเซอร์ขนาดใหญ่ที่เราสามารถช่วยให้เขาโดยการให้กรอบซอฟต์แวร์นวัตกรรมเพื่ออำนวยความสะดวกและเพิ่มประสิทธิภาพการรวมซอฟต์แวร์? เป็นความยากลำบากของการรวมกลุ่ม / SW HW อยู่เสมอเราสามารถให้การสังเคราะห์ ? การสร้างและการจำลองเครื่องมือและวิธีการเพื่อลดความซับซ้อนโดยอัตโนมัติและตรวจสอบระบบบูรณาการที่จะตอบคำถามเหล่านี้กิจกรรมของระบบระดับการสังเคราะห์สารกลุ่ม บริษัท มุ่งเน้นไปที่รูปแบบต่อไปนี้: ขนานที่กำหนดและสถาปัตยกรรม reconfigurable กรอบซอฟต์แวร์สำหรับระบบแบบบูรณาการสังเคราะห์รุ่นและการจำลอง ระบบดิจิตอล

ผลลัพธ์ (ไทย) 3:

หัวข้อวิจัยและกำหนดรูปแบบ Reconfigurable สถาปัตยกรรมแบบขนานกรอบซอฟต์แวร์สำหรับระบบแบบบูรณาการการสังเคราะห์ , การสร้างและจำลองดิจิตอลแบบบูรณาการระบบรูปพลังงานแสงความท้าทายที่ไมโคร / นาโนอิเล็กทรอนิกส์ระบบบูรณาการการวิจัยอยู่ในขณะนี้ซึ่งเป็นการเพิ่มขึ้นอย่างมากของจำนวนโปรเซสเซอร์ในชิพ การ itrs คาดว่า 1000 องค์ประกอบการประมวลผลบนชิปโดย 2020 สำหรับตลาดผู้บริโภค ในบริบทนี้มีปัญหาสำคัญที่จะต้องแก้ไข :เป็นการบูรณาการเทคโนโลยียังคงดําเนิน , เราสามารถกำหนดสถาปัตยกรรมซึ่งประโยชน์อย่างเต็มที่จากแนวโน้มนี้โดยการใช้ประโยชน์ที่ดีที่สุดและความขนาน , parametrization ปรับความสามารถของเทคโนโลยีเหล่านี้ ?เราไม่สามารถคาดหวังได้โปรแกรมเมอร์เฉลี่ยที่จะสามารถที่จะได้รับประสิทธิภาพสูงสุดของระบบมัลติขนาดใหญ่เหล่านี้เราสามารถช่วยเขาได้ โดยให้กรอบซอฟต์แวร์นวัตกรรมเพื่ออำนวยความสะดวกและเพิ่มประสิทธิภาพการบูรณาการซอฟต์แวร์ ?เป็นปัญหา HW / SW รวมเป็นหาตัวจับยาก เราสามารถให้การสังเคราะห์ สร้างเครื่องมือและวิธีการเพื่อลดความซับซ้อนและการจำลองแบบอัตโนมัติ และการตรวจสอบ การบูรณาการระบบที่จะตอบคำถามเหล่านี้ กิจกรรมระดับระบบสังเคราะห์เน้นรูปแบบต่อไปนี้ :และกำหนดรูปแบบ Reconfigurable สถาปัตยกรรมแบบขนานกรอบซอฟต์แวร์สำหรับระบบแบบบูรณาการการสังเคราะห์ , การสร้างและจำลองดิจิตอลแบบบูรณาการระบบ