[19] (the process of adding the sam

[19] (the process of adding the same behavior for all
classes). Heterogeneous crosscutting [19](when concern is
specific to a certain component or family of components) can
be easily implemented with standard OOP (e.g. inheritance).
Additionally the implementation of ADESD’s mechanisms
can be realized using only standard SystemC features.
Previous works focus on tools and languages which were
deployed only for software development (e.g. AspectC++),
which limits its use for the generation of synthesizable
hardware.
V. SCHEDULER IMPLEMENTATION
Our case study is based on a previous implementation
of the EPOS scheduler described by [1], which described
a task scheduling suitable for hardware and software implementation.
However, the original VHDL implementation
was not susceptible to the same mechanisms that render its
software counterpart flexible and reusable. The new Systembased
hardware scheduler is described below.
Figure 2 shows a simplified view of the task scheduling
model. In this design, the task is represented by the
class Thread and defines the execution flow of the task,
implementing the traditional functionality (e.g. suspend and
resume operations). The classes Scheduler and SchedulingCriteria
define the structure that realizes the task scheduling.
Traditional design and implementations of scheduling
algorithms are usually done by a hierarchy of specialized
classes of an abstract scheduler class, which can be further
specialized to bring new scheduling policies to the system.
In order to reduce the complexity of maintenance of the code

ผลลัพธ์ (ไทย) 1:

[19] การเพิ่มลักษณะการทำงานเดียวกันทั้งหมดห้องเรียน) บริการ crosscutting [19](when concern isเฉพาะบางคอมโพเนนต์หรือครอบครัวประกอบ) สามารถสามารถนำมาใช้กับ OOP มาตรฐาน (เช่นสืบทอด) ได้อย่างง่ายดายนอกจากนี้งานของกลไกของ ADESDสามารถถูกรับรู้โดยใช้คุณสมบัติ SystemC มาตรฐานเท่านั้นผลงานก่อนหน้านี้เน้นเครื่องมือและภาษาซึ่งใช้สำหรับการพัฒนาซอฟต์แวร์ (เช่น AspectC ++),ซึ่งจำกัดการใช้สำหรับการสร้าง synthesizableฮาร์ดแวร์V. ตัวจัดกำหนดการงานกรณีศึกษาของเราขึ้นอยู่กับการดำเนินการก่อนหน้านี้ของกำหนดการ EPOS โดย [1], ซึ่งอธิบายงานที่เหมาะสมสำหรับการใช้งานฮาร์ดแวร์และซอฟต์แวร์การจัดกำหนดการอย่างไรก็ตาม นำ VHDL เดิมไม่ไวต่อการกลไกเดียวกันกับที่ทำการสำเนาซอฟต์แวร์มีความยืดหยุ่น และสามารถ Systembased ใหม่ฮาร์ดแวร์กำหนดการอธิบายไว้ด้านล่างรูปที่ 2 แสดงมุมมองแบบง่ายของการจัดกำหนดการงานแบบจำลอง ในแบบนี้ แสดงงานด้วยการเรียนหัวข้อ และกำหนดขั้นตอนการดำเนินงานใช้ฟังก์ชันดั้งเดิม (เช่น ระงับ และต่อการดำเนินงาน) เรียนกำหนดการและ SchedulingCriteriaกำหนดโครงสร้างการตระหนักถึงการจัดกำหนดการงานแบบดั้งเดิมและการใช้งานของการวางแผนอัลกอริทึมปกติกระทำตามลำดับชั้นของเฉพาะเรียนเป็นเรียนกำหนดการนามธรรม ซึ่งสามารถเพิ่มเติมผู้เชี่ยวชาญจะนำนโยบายใหม่จัดระบบเพื่อลดความซับซ้อนของรหัสการบำรุงรักษา

ผลลัพธ์ (ไทย) 2:

[19] (กระบวนการของการเพิ่มพฤติกรรมเดียวกันสำหรับทุก
ชั้นเรียน) ต่างกันการตัดตามขวาง [19] (เมื่อความกังวลเป็น
ที่เฉพาะเจาะจงกับองค์ประกอบบางหรือครอบครัวของส่วนประกอบ) สามารถ
จะดำเนินการได้อย่างง่ายดายด้วย OOP มาตรฐาน (เช่นมรดก).
นอกจากนี้การดำเนินงานของกลไกของ ADESD
สามารถรู้ได้โดยใช้เพียงคุณสมบัติ SystemC มาตรฐาน.
ผลงานก่อนหน้านี้มุ่งเน้นไปที่ เครื่องมือและภาษาที่ถูก
นำไปใช้เฉพาะสำหรับการพัฒนาซอฟต์แวร์ (เช่น AspectC ++)
ซึ่ง จำกัด การใช้งานสำหรับการสร้าง synthesizable
ฮาร์ดแวร์.
V. การดำเนินงาน SCHEDULER
กรณีศึกษาของเราจะขึ้นอยู่กับการดำเนินการก่อนหน้านี้
ของกำหนดการ EPOS อธิบายโดย [1] ซึ่งอธิบาย
การจัดตารางงานที่เหมาะสมสำหรับฮาร์ดแวร์และซอฟแวร์การดำเนินการ.
อย่างไรก็ตามการดำเนินงาน VHDL เดิม
ก็ไม่ไวต่อกลไกเดียวกับที่ทำให้มัน
ซอฟแวร์ คู่ที่มีความยืดหยุ่นและนำมาใช้ใหม่ Systembased ใหม่
ฮาร์ดแวร์กำหนดการดังนี้.
รูปที่ 2 แสดงให้เห็นมุมมองที่เรียบง่ายของเวลางาน
แบบ ในการออกแบบนี้งานที่เป็นตัวแทนจาก
กระทู้การเรียนและกำหนดดำเนินการไหลของงาน,
การใช้ฟังก์ชั่นแบบดั้งเดิม (เช่นระงับและ
ดำเนินการต่อการดำเนินงาน) จัดตารางเวลาเรียนและ SchedulingCriteria
กำหนดโครงสร้างที่ตระหนักถึงเวลางาน.
การออกแบบแบบดั้งเดิมและการใช้งานของการตั้งเวลา
ขั้นตอนวิธีการมักจะทำโดยลำดับชั้นของเฉพาะ
ชั้นเรียนของชั้นกำหนดการนามธรรมซึ่งสามารถเพิ่มเติม
เฉพาะที่จะนำนโยบายการจัดตารางเวลาใหม่กับระบบ
เพื่อที่จะลดความซับซ้อนของการบำรุงรักษาของรหัส

ผลลัพธ์ (ไทย) 3:

[ 19 ] ( ขั้นตอนการเพิ่มพฤติกรรมเดียวกันทั้งหมด
บทเรียน ) ข้อมูลการตัดขวาง [ 19 ] ( เมื่อกังวล
เฉพาะบางส่วนหรือครอบครัวของส่วนประกอบ ) สามารถใช้ OOP มาตรฐาน
ได้ง่าย ( เช่น มรดก ) .
นอกจากนี้การใช้งานของกลไก adesd
สามารถรับรู้ได้โดยใช้เพียงมาตรฐาน Language คุณสมบัติ .
ก่อนหน้านี้ทำงานมุ่งเน้นไปที่เครื่องมือและภาษาซึ่ง
ใช้เฉพาะสำหรับการพัฒนาซอฟต์แวร์ ( เช่น aspectc )
ซึ่งจำกัดใช้สำหรับรุ่นของ synthesizable

V
จัดตารางเวลาการใช้งานฮาร์ดแวร์ การศึกษาของเราจะขึ้นอยู่กับการจัดตารางเวลาของ Epos
ก่อนหน้านี้อธิบายโดย [ 1 ] ซึ่งอธิบาย
งานตารางเหมาะสำหรับฮาร์ดแวร์และซอฟต์แวร์การดำเนินงาน .
อย่างไรก็ตาม ต้นฉบับภาษาการใช้งาน
ไม่เสี่ยงต่อการเดียวกันกลไกที่แสดงคู่ซอฟต์แวร์
มีความยืดหยุ่นและสามารถ . ใหม่ systembased
ฮาร์ดแวร์ตารางอธิบายด้านล่าง .
รูปที่ 2 แสดงแบบมุมมองของกำหนดการงาน
นางแบบ ในการออกแบบนี้เป็นงานแสดงโดย
ชั้นด้ายและกำหนดการไหลของงาน การใช้ฟังก์ชั่นแบบดั้งเดิม ( เช่น

และระงับดําเนินการ ) เรียนจัดตารางเวลาและ schedulingcriteria
กำหนดโครงสร้างที่ตระหนักถึงกำหนดการงาน .
ออกแบบแบบดั้งเดิมและการใช้ตาราง
ขั้นตอนวิธีมักจะทำโดยลำดับชั้นของคลาสพิเศษ
ของชั้นเรียนตารางนามธรรม ซึ่งสามารถเพิ่มเติม
ผู้เชี่ยวชาญนำใหม่กำหนดนโยบายระบบ .
เพื่อลดความซับซ้อนของการบำรุงรักษารหัส