By applying an extra-strong charge

By applying an extra-strong charge to the storage capacition of a dynamic random-access memory, Internation Business Machines Crop. has managed to pack a record-high 512-K into a 7.96-by-8.6-mm chip developed at its semiconductor facility in Essex Junction, Vt. In the experimental chip, a 5-v pulse is applied across the capacitor plates of cells out of which information is being read. The pulse pushes additional charge out of the cells, about doubling the readout signal. Doubled signal strength makes it possible to shrink the RAM chip in two ways, without increasing its vulnerability to soft erors: the memory cells can have smaller capacitors-node capacitance is a scant 48 fF and the bit lines can handle more cells (128 per bit line for the experimental chip), reducing the number of sense amplifiers. IBM researchers described the 128-by-4-bit chip, whose access time is 120 ns, at last week's Hawaii Symposium on VLSI Technology (see p.103)

ผลลัพธ์ (ไทย) 1:

โดยใช้ค่าใช้จ่ายพิเศษที่แข็งแกร่งในการ capacition จัดเก็บในหน่วยความจำหลักแบบไดนามิกระหว่างประเทศพืชเครื่องธุรกิจ มีการจัดการที่จะแพ็คสูงเป็นประวัติการณ์ 512 k ลงในชิป 7.96 โดย 8.6 มม. การพัฒนาสิ่งอำนวยความสะดวกที่เซมิคอนดักเตอร์ใน, เวอร์มอนต์ ในชิปทดลองชีพจร 5 v ถูกนำมาใช้ทั่วทั้งแผ่นตัวเก็บประจุของเซลล์ออกมาจากที่ข้อมูลจะถูกอ่านชีพจรผลักดันให้ค่าใช้จ่ายเพิ่มเติมออกจากเซลล์ประมาณสองเท่าของสัญญาณการอ่าน ความแรงของสัญญาณสองเท่าทำให้มันเป็นไปได้ที่จะหดตัวชิปหน่วยความจำในสองวิธีโดยไม่เพิ่มความเสี่ยงในการ erors อ่อนเซลล์หน่วยความจำจะมีขนาดเล็กความจุเก็บประจุโหนดเป็นขาดแคลน 48 ff และสายบิตส​​ามารถจัดการกับเซลล์มากขึ้น (128 ต่อบิต บรรทัดสำหรับชิปทดลอง)การลดจำนวนของความรู้สึกแอมป์ นักวิจัยอธิบาย ibm ชิป 128 โดย 4 บิตซึ่งมีการเข้าถึงเวลา 120 กามีย์ในสัปดาห์สุดท้ายของฮาวายประชุมสัมมนาเกี่ยวกับเทคโนโลยี VLSI (ดู p.103)

ผลลัพธ์ (ไทย) 2:

โดยใช้ค่าธรรมเนียมพิเศษแข็งแรง capacition เก็บของแบบไดนามิกแรม นานาธุรกิจเครื่องตัด มีจัดการเพื่อบรรจุระเบียนสูง 512-K เป็นชิปที่ 7.96-โดย-8.6 มม.พัฒนาที่สิ่งอำนวยความสะดวกของสารกึ่งตัวนำในห้องแยก Vt. ในชิทดลอง ชีพจร 5 v จะใช้ข้ามแผ่นเก็บประจุของเซลล์จากซึ่งข้อมูลจะถูกอ่าน ชีพจรผลักดันเติมออกจากเซลล์ เกี่ยวกับจะสัญญาณ readout Doubled สัญญาณทำให้ลดขนาดชิป RAM สองวิธี โดยไม่ต้องเพิ่มช่องโหว่ของ erors นุ่ม: เซลล์หน่วยความจำสามารถมีโหนตัวเก็บประจุขนาดเล็กความเป็น 48 งส่วน fF และบรรทัดบิตสามารถจัดการเพิ่มเติมเซลล์ (128 บิตบรรทัดสำหรับชิปทดลองต่อ), ลดจำนวนเครื่องขยายเสียงความรู้สึก นักวิจัยของ IBM อธิบายชิพ 128-โดย-4 บิต เวลาเข้าเป็น 120 ns ในสัปดาห์สุดท้ายของฮาวายวิชาการเทคโนโลยี VLSI (ดู p.103)

ผลลัพธ์ (ไทย) 3:

โดยการใช้ที่พิเศษอย่างจริงจังกับการจัดเก็บของที่ capacition แบบไดนามิกแบบสุ่ม - การเข้าถึงหน่วยความจำ,นานาชาติธุรกิจเครื่อง ภาค การเกษตรโดยมีการจัดการกับชุดที่บันทึก - สูง 512 - K ไปที่ 7.96 - โดย -8.6 - มม.ชิพพัฒนาที่เซมิคอนดักเตอร์ส่วนอำนวยความสะดวกด้านในทางแยก,การให้ยาในช่วงทดลองในชิป,ที่ 5 - v Pulse จะถูกนำมาใช้ในที่ตัวเก็บประจุสูญหายแผ่นความร้อนของเซลล์ซึ่งเป็นข้อมูลที่อ่านได้ปุ่มพัลซ์( Pulse )ที่ให้คิดค่าธรรมเนียมเพิ่มเติมออกจากเซลล์ที่เกี่ยวกับการอ่านข้อมูลที่เป็นสองเท่าของสัญญาณ ความเข้มของสัญญาณเพิ่มขึ้นเกือบเท่าตัวทำให้เป็นไปได้ที่จะหดชิปหน่วยความจำ RAM นั้นอยู่ในสองวิธีโดยไม่จำเป็นต้องเพิ่มความเสี่ยงที่จะ erors แบบไม่มีแอลกอฮอล์เซลล์หน่วยความจำที่สามารถมีความจุไฟฟ้าของตัวเก็บประจุขนาดเล็ก - โหนดคือ 48 FF มีน้อยและสายบิตที่สามารถจัดการกับเซลล์มากขึ้น( 128 บิตต่อสายสำหรับชิปทดลอง)การลดจำนวนลงของเครื่องขยายสัญญาณเสียงความรู้สึก นักวิจัยของ IBM ที่อธิบายชิป 128 - โดย 4 บิตซึ่งมีสิทธิการเข้าระบบครั้งอยู่ที่ 120 NS ที่ฮาวายจัดสัมมนาวิชาการในสัปดาห์สุดท้าย vlsi Technology (ดู p . 103 )