transistors isexperiencing asperiti

transistors is
experiencing asperities due to several factors, and it is expected
to reach its boundary at size of 22 nm technology by 2018.This
paper discusses and analyzes the main challenges and limitations
of CMOS scaling, not only from physical and technological
point of view, but also from material(e.g., high-k vs. lowk) and economical point of view as well. The paper also
addresses alternative non-CMOS devices(i.e., nanodevices)that
are potentially able to solve the CMOS problems and limitations

ผลลัพธ์ (ไทย) 1:

มี transistors
ประสบ asperities เนื่องจากปัจจัยหลายอย่าง และคาดว่า
ถึงขอบเขตของขนาด 22 nm เทคโนโลยี โดย 2018.This
paper อธิบาย และวิเคราะห์ความท้าทายหลักและข้อจำกัด
ของ CMOS ขนาด ไม่เพียงแต่ จากทางกายภาพ และเทคโนโลยี
มอง แต่จากวัสดุ (เช่น สูง-k เทียบกับ lowk) และประหยัดมองเช่น กระดาษยัง
อุปกรณ์อื่นไม่-CMOS (เช่น nanodevices) อยู่ที่
อาจสามารถแก้ปัญหา CMOS และข้อจำกัด

ผลลัพธ์ (ไทย) 2:

ทรานซิสเตอร์ที่
ประสบ asperities เนื่องจากปัจจัยหลายประการและคาดว่า
จะไปถึงขอบเขตที่ขนาด 22 นาโนเมตรโดยเทคโนโลยี 2018.This
กระดาษกล่าวถึงและวิเคราะห์ความท้าทายหลักและข้อ จำกัด
ของ CMOS ปรับไม่เพียง แต่จากทางกายภาพและเทคโนโลยี
มุมมองของ แต่ยังจากวัสดุ (เช่นสูง k กับ lowk) และจุดของมุมมองทางเศรษฐกิจได้เป็นอย่างดี กระดาษยัง
อยู่ในอุปกรณ์ CMOS ไม่ใช่ทางเลือก (เช่น nanodevices) ที่
อาจมีความสามารถในการแก้ปัญหาที่ CMOS และข้อ จำกัด

ผลลัพธ์ (ไทย) 3:

ทรานซิสเตอร์เป็น
ประสบ asperities เนื่องจากปัจจัยหลายประการ และคาดว่า
ถึงเขตแดนขนาด 22 nm เทคโนโลยีโดย 2018 . กระดาษนี้
กล่าวถึงและวิเคราะห์ความท้าทายหลักและข้อจำกัด
ของ CMOS ปรับไม่เพียง แต่จากจุดเทคโนโลยี
ทางกายภาพและในมุมมองของ แต่ยังจากวัสดุ ( เช่น ไฮ เค กับ lowk ) และจุดของมุมมองทางเศรษฐกิจได้เป็นอย่างดี กระดาษยัง
ที่อยู่บนทางเลือก CMOS อุปกรณ์ ( เช่น nanodevices )
ถูกซ่อนเร้นสามารถแก้ปัญหาและข้อจำกัด CMOS