In this paper is reviewed developme

In this paper is reviewed development of VHDL-AMS – model [4] for capacitive accelerometer of inter-digital construction for schematic design level (Fig. 1.).

ผลลัพธ์ (ไทย) 1:

ในเอกสารนี้คือการพัฒนาสรุปของ VHDL-AMS – รูปแบบ [4] สำหรับการตรวจควบคุมการก่อสร้างระหว่างดิจิตอลระดับออกแบบแผนผังวงจร (Fig. 1)

ผลลัพธ์ (ไทย) 2:

ในบทความนี้จะมีการทบทวนการพัฒนาของ VHDL-AMS - (. รูปที่ 1) รูปแบบ [4] สำหรับ accelerometer capacitive ของการก่อสร้างระหว่างดิจิตอลสำหรับระดับการออกแบบวงจร

ผลลัพธ์ (ไทย) 3:

ในกระดาษนี้ได้รับการพัฒนา vhdl-ams แบบ [ 4 ] สำหรับ capacitive และ accelerometer ของอินเตอร์ก่อสร้างระดับการออกแบบวงจรดิจิตอล ( รูปที่ 1 )