Fig. 2(a) Id vs. Vg for failing pul

Fig. 2(a) Id vs. Vg for failing pull down transistor of a failing bit & reference bit
± Unit 1 (drain step)

ผลลัพธ์ (ไทย) 1:

มะเดื่อ 2(a) Id เจอ Vg สำหรับดึงลงทรานซิสเตอร์เสียบิตและบิตเรทที่ล้มเหลว± 1 หน่วย (ขั้นตอนการระบาย)

ผลลัพธ์ (ไทย) 2:

มะเดื่อ. 2 (ก) Id กับ Vg สำหรับความล้มเหลวดึงลงของทรานซิสเตอร์บิตและบิตอ้างอิงล้มเหลว
±หน่วยที่ 1 (ขั้นตอนที่ท่อระบายน้ำ)

ผลลัพธ์ (ไทย) 3:

รูปที่ 2 ( ก ) ID กับวีจี การดึงลงทรานซิสเตอร์ของล้มเหลวบิตและบิตอ้างอิง± 1 หน่วย ( ขั้นตอนระบาย )