This paper proposes a new layout te

This paper proposes a new layout technique for low parasitic inductance paths using commercially standard PCB
specifications for very fast switching speeds of GaN power devices in flip-chip packages resulting in a highly efficient (>94%) hard switching 12-1 V synchronous buck converter. The proposed technique is experimentally verified at output loads from 4 -20 A and achieves less than 5 ns switching times.

ผลลัพธ์ (ไทย) 1:

กระดาษนี้เสนอเทคนิครูปแบบใหม่สำหรับเส้นทางเสียงฟู่เหมือนกาฝาก inductance ต่ำใช้ PCB มาตรฐานในเชิงพาณิชย์ข้อมูลจำเพาะสำหรับความเร็วในการสลับอย่างรวดเร็วของย่านพลังงานอุปกรณ์ในแพคเกจชิพลิกผลมีประสิทธิภาพสูง (> 94%) หนักสลับ 12 1 V แบบซิงโครนัสบัคแปลง Experimentally การตรวจสอบที่โหลดออกจาก 4-20 A เทคนิคการนำเสนอ และได้รับน้อยกว่า 5 ns สลับครั้ง

ผลลัพธ์ (ไทย) 2:

กระดาษนี้นำเสนอเทคนิครูปแบบใหม่สำหรับเส้นทางที่เหนี่ยวนำปรสิตต่ำในเชิงพาณิชย์โดยใช้ PCB มาตรฐาน
ข้อกำหนดสำหรับความเร็วการเปลี่ยนอย่างรวดเร็วของอุปกรณ์พลังงานกานในแพคเกจพลิกชิปส่งผลให้มีประสิทธิภาพสูง (> 94%) ยากที่เปลี่ยนแปลง 12-1 V เจ้าชู้ซิงโคร . เทคนิคที่นำเสนอมีการยืนยันการทดลองที่โหลดการส่งออกตั้งแต่วันที่ 4 -20 และประสบความสำเร็จน้อยกว่า 5 ns การเปลี่ยนครั้ง

ผลลัพธ์ (ไทย) 3:

บทความนี้นำเสนอรูปแบบใหม่สำหรับใช้ในเชิงพาณิชย์ที่มีปรสิตตัวเหนี่ยวนำเส้นทางมาตรฐานข้อกำหนด PCB
อย่างรวดเร็วเปลี่ยนความเร็วของอุปกรณ์ในแพคเกจพลังกานฟลิป ชิพให้มีประสิทธิภาพสูง ( 94 ) การซิงโครนัสบั๊ก 12-1 V แปลงยากเทคนิคที่นำเสนอเป็นเพื่อตรวจสอบที่ออกโหลดจาก 4 - 20 และใช้น้อยกว่า 5 NS เปลี่ยนครั้ง