library ieee;use ieee. std-logic-11

library ieee;
use ieee. std-logic-1164. all ;
entity eq2 is
port (
a, b: in std-logic-vector(1 downto 0);
aeqb: out std-logic
);
end eq2;
10 architecture sop-arch of eq2 is
signal pO,pl,p2,p3: std-logic;
-- sum of product terms
aeqb

ผลลัพธ์ (ไทย) 1:

ไลบรารี ieeeใช้ ieee มาตรฐานตรรกะ-1164 ทั้งหมดเป็นเอนทิตี eq2(ท่าเรือa, b:ในมาตรฐานตรรกะ-vector(1 downto 0)aeqb: ออกตรรกะมาตรฐาน);จบ eq2เป็น 10 สถาปัตยกรรมสบประตู eq2สัญญาณ pO, pl, p 2, p3: มาตรฐานตรรกะ-ผลรวมของผลิตภัณฑ์aeqb < = PO หรือ pl หรือ p 2 หรือ p3PO < = ((ไม่ a(1)) และ (ไม่ b(1))) และpl < = ((ไม่ a(1)) และ (ไม่ b(1))) และ (a(0) และ b(0))p 2 < = (a(1) และ b(1)) และ ((ไม่ a(0)) และ (ไม่ b(0)))เริ่มต้นI5 - ผลิตภัณฑ์เงื่อนไข((ไม่ a(0)) และ (ไม่ b(0)))x p3 < = (a(1) และ b(1)) และ (a(0) และ b(0))

ผลลัพธ์ (ไทย) 2:

ห้องสมุด IEEE;
ใช้ IEEE STD-ตรรกะ 1164 ทุก
EQ2
องค์กรนั้นมีพอร์ต(A, B: ในมาตรฐานตรรกะเวกเตอร์ (1 downto 0); aeqb: ออกมาตรฐานตรรกะ); ท้าย EQ2; 10 สถาปัตยกรรมสบโค้งของ EQ2 เป็นสัญญาณ, PO พี, p2, p3 : มาตรฐานตรรกะ; - ผลรวมของผลิตภัณฑ์แง่aeqb <= PO หรือพีหรือ p2 p3 หรือ; PO <= ((ไม่ (1)) และ (b ไม่ได้ (1))) และพี<= ((ไม่ได้เป็น (1)) และ (ไม่ b (1))) และ (ก (0) ข (0)); p2 <= (ก (1) และข (1)) และ ((ไม่ (0)) และ (ไม่ b (0))); เริ่มI5 - แง่ผลิตภัณฑ์((ไม่ (0)) และ (ขไม่ (0))); x p3 <= (ก (1) และข (1)) และ ( (ที่ 0) และ B (0));

ผลลัพธ์ (ไทย) 3:

โดยห้องสมุด ;
ใช้ IEEE std-logic-1164 . ทั้งหมด ;

เอนทิตี eq2 เป็นพอร์ต (
, b : STD เวกเตอร์ตรรกะ ( 1 downto 0 ) ;
aeqb : STD ตรรกะ
) ;

จบ eq2 ; สถาปัตยกรรม 10 สบโค้ง eq2 คือ
สัญญาณโป , PL , P2 , P3 : ตรรกะ STD ;
-- ผลรวมสินค้าเงื่อนไข
aeqb < = โป หรือ หรือ หรือคุณ P2 P3 ;
โป < = ( ( ( 1 ) ) และ ( b ) ( 1 ) )
. < = ( ( ( 1 ) ) และ ( b ) ( 1 ) ) ) ) ) ) ) ( ( 0 ) และ B ( 0
) )P2 = ( ( 1 ) และ B ( 1 ) ) และ ( ( ( 0 ) ) และ ( b ( 0 ) ) ) ;
.
i5 -- แง่ผลิตภัณฑ์
( ( ( 0 ) ) และ ( b ( 0 ) ) ) ; P3
x < = ( 1 ) และ B ( 1 ) ( ( 0 ) และ B ( 0 ) ;