in segments, the second processes e

in segments, the second processes each segment on the GPU, and third reads the results for each segment back from device memory asynchronously. To ensure that the processing of a segment does not begin before the asynchronous transfer of that segments data from a host to device completes and also that the reading of the results for a segment begins only after the completion of the processing of the segment, CUDA provides the concept of a stream. Within a stream, tasks are done in sequence. With reference to Fig. 4, the number of streams equals the number of segments and the tasks in the ith stream are: write segment i to device memory, process segment i, read the results for segment i from device memory. To get the correct results, each segment sent to the device memory must include the additional maxL 1 characters needed to detect matches that cross segment boundaries.

Writing from the host memory to the device memory uses the same I/O channel/bus as used to read from the device memory to the host memory and the GPU is necessarily idle when the first input segment is being written to the device memory and the last output segment is being read from this memory. So, tw þ maxfðs 1Þðtw þ trÞ;s tpgþtr is a lower bound on the completion time of any host-to-host computing strategy.

It is easy to see that when the number of segments s is 1, the completion time for both strategies A and B is tw þ tp þ tr, which equals the lower bound. Actually, when s ¼ 1, both strategies are identical and optimal. The analysis of the two strategies for s>1 is more complex and is done below in Theorems 2 to 5. We note that assumption 4 implies

that Tw

f ðiÞ¼Tw

s ðiÞþtw, Tp

f ðiÞ¼Tp

s ðiÞþtp, andTr

fðiÞ¼

Tr

s ðiÞþtr, 0 i1,thecompletiontime,TA,ofstrategyAis:

1. Tw þ Tr whenever any of following holds:

a. tw tp ^ tp Tr tr

b. tw t

p ^ tr tp

c.

tw t

p ^ tr T

r tr

3. tw þ tp þ Tr when tw t

p

4. tw þ Tp þ tr when either of the following holds:

a. tw

ผลลัพธ์ (ไทย) 1:

ในเซ็กเมนต์ ที่สองแต่ละส่วนบน GPU ประมวลผล และสาม อ่านผลลัพธ์สำหรับแต่ละส่วนหลังจากหน่วยความจำอุปกรณ์แบบอะซิงโครนัส เพื่อให้แน่ใจว่า การประมวลผลเป็นส่วนที่เริ่มก่อนเสร็จสิ้นการแบบอะซิงโครนัสโอนย้ายข้อมูลส่วนนั้นจากโฮสต์ไปยังอุปกรณ์ และยังว่า การอ่านผลลัพธ์ของเซ็กเมนต์เริ่มต้นหลังจากเสร็จสิ้นการประมวลผลของเซ็กเมนต์ CUDA แสดงแนวคิดของสตรีม ภายในสตรีม งานที่จะทำในลำดับ โดยอ้างอิงรูป 4 หมายเลขของกระแสข้อมูลเท่ากับจำนวนกลุ่ม และงานในกระแสระยะ: ฉันอุปกรณ์หน่วยความจำ ขั้นตอนการแบ่งเซ็กเมนต์ อ่านผลลัพธ์สำหรับเซ็กเมนต์เขียนฉันจากอุปกรณ์หน่วยความจำ เพื่อให้ได้ผลลัพธ์ถูกต้อง ส่งไปยังอุปกรณ์หน่วยความจำแต่ละส่วนต้องมีอักขระเพิ่มเติม maxL 1 ต้องตรวจสอบตรงกันที่ข้ามขอบเขตของเซ็กเมนต์เขียนจากหน่วยความจำที่โฮสต์การใช้หน่วยความจำอุปกรณ์ I/O เดียวช่องเทียบรถใช้ในการอ่านจากอุปกรณ์หน่วยความจำหน่วยความจำโฮสต์และ GPU จะไม่จำเป็นต้องเมื่อเซ็กเมนต์แรกอินพุทจะถูกเขียนในอุปกรณ์หน่วยความจำ และส่วนผลลัพธ์สุดท้ายจะถูกอ่านจากหน่วยความจำนี้ ดังนั้น tw þ maxfðs 1Þðtw þ trÞ; s tpgþtr อยู่ขอบต่ำเวลาเสร็จสมบูรณ์ของกลยุทธ์ใด ๆ คอมพิวเตอร์โฮสต์กับโฮสต์มันเป็นเรื่องง่ายเพื่อดูว่า เมื่อหมายเลขของเซ็กเมนต์ s 1 เวลาที่เสร็จสมบูรณ์สำหรับกลยุทธ์ทั้ง A และ B เป็น tw þ tp þ tr ซึ่งเท่ากับขอบล่าง เมื่อ s ¼ 1 กลยุทธ์ทั้งสองเป็นจริง เหมือนกัน และดีที่สุด การวิเคราะห์กลยุทธ์สองสำหรับ s > 1 จะซับซ้อนมากขึ้น และจะทำด้านล่างใน Theorems 2 ถึง 5 เราทราบว่า อัสสัมชัญ 4 หมายถึงที่ Twf ðiÞ¼Tws ðiÞþtw, Tpf ðiÞ¼Tps ðiÞþtp, andTrfðiÞ¼Trs ðiÞþtr, 0 ผมfðs 1Þทฤษฎีบทที่ 2 เมื่อของ > 1, thecompletiontime, TA, ofstrategyAis:1. Tw þ Tr เมื่อใด ๆ ของท่านต่อไปนี้:ก. tw tp ^ tp Tr trข. tw p ^ Tw tw > tp ^ tr tpctw p ^ Tw tw > tp ^ tr p ^ 6 9i; 0 ผมTw þ itr2. Tw þ tp þ tr เมื่อ tw tp ^ tp > Tr tr3. tw þ tp þ Tr เมื่อ tw p ^ Tw tw tp ^ tr > tp4. tw þ Tp þ tr เมื่อถืออย่างใดอย่างหนึ่งต่อไปนี้:ก. tw p ^ Tw tw tp ^ tr tpbtw p ^ Tw tw > tp ^ tr p ^ 9i; 0 ผมTw þ itr:หลักฐาน มันควรจะง่ายต่อการดูว่า เงื่อนไขที่ระบุไว้ในทฤษฎีบทไอเสียเป็นไปได้ทั้งหมด เมื่อใช้กลยุทธ์ A เขียนทั้งหมดในหน่วยความจำอุปกรณ์ให้เสร็จสมบูรณ์ก่อนการเริ่มต้น (เช่น Trs ð0ÞTwf ðs 1Þ),Tws ðiÞ¼ itw Twf ðiÞ¼ði þ 1Þtw; 0 ผมs ð0ÞTwf ðs 1Þ¼stw ¼ Tw เมื่อ tw tp, Tps ðiÞ¼Twf ðiÞ¼ði þ 1Þtw 7 รูปลูเธอร์ (-trates นี้สำหรับ s ¼ 4) ด้วยเหตุนี้Tpf ðiÞ¼ði þþ 1Þtw tp Twf ði þ 1Þ; 0 ผม < s ของเซ็กเมนต์นี้

ผลลัพธ์ (ไทย) 2:

ในส่วนกระบวนการที่สองส่วนแต่ละ GPU และสามอ่านผลสำหรับแต่ละกลุ่มกลับมาจากหน่วยความจำอุปกรณ์ถ่ายทอดสด เพื่อให้มั่นใจว่าการดำเนินการของกลุ่มจะไม่ได้เริ่มต้นก่อนที่จะมีการถ่ายโอนไม่ตรงกันของข้อมูลส่วนที่จากโฮสต์ไปยังอุปกรณ์เสร็จสมบูรณ์และที่อ่านผลสำหรับส่วนเริ่มต้นเท่านั้นหลังจากเสร็จสิ้นการประมวลผลของส่วนที่ CUDA ให้ แนวคิดของกระแส ภายในกระแสงานจะทำในลำดับ มีการอ้างอิงถึงรูป 4 จำนวนลำธารเท่ากับจำนวนของกลุ่มและงานในกระแสที่ i เป็น: การเขียนส่วนผมไปยังอุปกรณ์หน่วยความจำส่วนขั้นตอนผมอ่านผลสำหรับส่วนฉันจากหน่วยความจำอุปกรณ์ เพื่อให้ได้ผลลัพธ์ที่ถูกต้องแต่ละส่วนที่ส่งไปยังหน่วยความจำอุปกรณ์จะต้องมีการเพิ่มเติม maxL 1 ตัวละครที่จำเป็นในการตรวจสอบตรงข้ามเขตแดนส่วน.

เขียนจากความทรงจำบริวารให้หน่วยความจำอุปกรณ์ใช้ I / O เดียวกันช่องทาง / รถบัสที่ใช้ในการ อ่านจากหน่วยความจำอุปกรณ์หน่วยความจำโฮสต์และ GPU คือจำเป็นต้องใช้งานเมื่อป้อนข้อมูลส่วนแรกจะถูกเขียนไปยังหน่วยความจำอุปกรณ์และส่วนการส่งออกที่ผ่านมาจะถูกอ่านจากหน่วยความจำนี้ ดังนั้น TW Þmaxfðs1ÞðtwÞtrÞ; s tpgþtrเป็นผูกพันอยู่กับเวลาแล้วเสร็จของกลยุทธ์คอมพิวเตอร์ใด ๆ ที่เป็นเจ้าภาพในการเป็นเจ้าภาพที่ต่ำกว่า.

มันเป็นเรื่องง่ายที่จะเห็นว่าเมื่อจำนวนของกลุ่มฯ เป็น 1 ในเวลาเสร็จสิ้นสำหรับกลยุทธ์ทั้ง A และ B เป็น tW ÞÞ TP TR ซึ่งเท่ากับขอบเขตที่ต่ำ อันที่จริงเมื่อ s ¼ 1 กลยุทธ์ทั้งสองมีความเหมือนกันและที่ดีที่สุด การวิเคราะห์ของทั้งสองกลยุทธ์สำหรับการ s> 1 มีความซับซ้อนมากขึ้นและจะทำด้านล่างในทฤษฎีบท 2 ถึง 5 เราทราบว่าสมมติฐานที่ 4 หมายถึง

ว่า Tw

F ðiÞ¼Tw

s ðiÞþtw, Tp

F ðiÞ¼Tp

s ðiÞþtp, andTr

fðiÞ¼

Tr

s ðiÞþtr, 0 ฉัน
. FDS 1th

ทฤษฎีบท 2. whens> 1 thecompletiontime, TA, ofstrategyAis:

1 tw Þ Tr เมื่อใดต่อไปนี้ถือ:

ทีดับบลิว TP TP ^ Tr TR

B ทีดับบลิวP ^ Tw TW> T

P ^ TR TP

ค.

ทีดับบลิวP ^ Tw TW> T

P ^ TRP ^ 6 9i; 0 ฉัน

T

W Þ ITR

2 tw ÞÞ TP TR เมื่อ TW TP TP ^> T

R TR

3 ทีดับบลิวÞÞ TP Tr เมื่อ TWP ^ Tw TW TP ^ tr> T

P

4 ทีดับบลิวÞÞ Tp TR เมื่ออย่างใดอย่างหนึ่งดังต่อไปนี้ถือ:

ทีดับบลิวP ^ Tw TW TP ^ TR TP

ข.

ทีดับบลิวP ^ Tw TW> T

P ^ TRP ^ 9i; 0 ฉัน

T

W Þ ITR:

หลักฐาน มันควรจะเป็นเรื่องง่ายที่จะเห็นว่าเงื่อนไขที่ระบุไว้ในไอเสียทฤษฎีบทเป็นไปได้ทั้งหมด เมื่อกลยุทธ์ที่ใช้เขียนทั้งหมดไปยังหน่วยความจำอุปกรณ์ที่สมบูรณ์

ก่อนที่จะอ่านก่อนใช้งานเริ่มต้น (เช่น, TR

s ð0ÞTw

F DS 1th)

Tw

s ðiÞ¼ ITW; Tw

F ðiÞ¼ðiÞ1Þtw; 0 ฉัน
s ð0Þ

Tw

F DS 1Þ¼stw¼ Tw เมื่อ TW TP, Tp

s ðiÞ¼Tw

F ðiÞ¼ðiÞ1Þtw (รูปที่ 7. illus-

trates นี้ s ¼ 4) ดังนั้น

Tp

F ðiÞ¼ðiÞÞ1Þtw TP Tw

F di Þ 1th; 0 i <s; ของกลุ่ม

ผลลัพธ์ (ไทย) 3:

ในส่วนกระบวนการที่สองแต่ละกลุ่มบน GPU และที่สามอ่านผลสำหรับแต่ละกลุ่มกลับมาจากหน่วยความจำอุปกรณ์อะ . เพื่อให้แน่ใจว่ากระบวนการของกลุ่ม ไม่ได้เริ่มต้นก่อนการโอนที่ไม่ตรงกันส่วนข้อมูลจากโฮสต์ไปยังอุปกรณ์เสร็จสมบูรณ์ และยัง ว่า การอ่านผล ส่วนจะเริ่มหลังจากเสร็จสิ้นการประมวลผลของกลุ่มการให้แนวคิดของลำธาร ภายในลำธาร งานเสร็จแล้ว ในลำดับ โดยอ้างอิงจากรูปที่ 4 , จํานวนของกระแสเท่ากับจำนวนกลุ่มและงานใน ith กระแสจะเขียนส่วนผมหน่วยความจำอุปกรณ์ กระบวนการ ส่วนผม ส่วนผมอ่านผลจากหน่วยความจำอุปกรณ์ เพื่อให้ได้ผลลัพธ์ที่ถูกต้อง แต่ละกลุ่มส่งอุปกรณ์หน่วยความจำ จะต้องมี maxl อีก 1 ตัวต้องตรวจสอบตรงส่วนที่ข้ามเขตแดนไปเขียนจากโฮสต์ไปยังหน่วยความจำอุปกรณ์หน่วยความจำที่ใช้ช่องเดียวกัน I / O / รถบัส ตามที่เคยอ่านจากอุปกรณ์หน่วยความจำไปยังโฮสต์หน่วยความจำและ GPU คือต้องว่างเมื่อส่วนเข้าแรกถูกเขียนไปยังอุปกรณ์หน่วยความจำและผลผลิต ส่วนสุดท้าย คือการอ่านจากหน่วยความจำนี้ ดังนั้น , TW þ maxf ð S 1 Þð TW þ TR Þ ; TPG þ TR เป็นขอบเขตล่างในเวลาแล้วเสร็จของโฮสต์กลยุทธ์คอมพิวเตอร์มันเป็นเรื่องง่ายที่จะเห็นว่าเมื่อจำนวนกลุ่มของ 1 , เวลาแล้วเสร็จทั้งกลยุทธ์ A และ B เป็นþ TP TW þ TR ซึ่งเท่ากับไว้ล่าง จริงๆ แล้ว เมื่อ¼ 1 กลยุทธ์ทั้งสองจะเหมือนกันและเหมาะสมที่สุด การวิเคราะห์กลยุทธ์สองสำหรับ s > 1 มีความซับซ้อนมากขึ้น และทำด้านล่างในทฤษฎีบท 5 . เราทราบว่าสมมติฐานที่ 4 หมายถึงที่ด่วนF ðผมÞ¼ด่วนs ðผมÞþ TW TPF ðผมÞ¼ TPs ðผมÞþ TP andtrF ðผมÞ¼ตรs ðผมÞþ TR , 0 < s เวลาแล้วเสร็จจะตรF ð S 1 Þ .ทฤษฎีบท 2 เมื่อไหร่ > 1 , thecompletiontime , TA , ofstrategyais :1 . TW þ TR เมื่อใดที่ต่อไปนี้ได้ :A . ^ TP TP TW TR TRบี ดับบลิว < tP ^ tw TW > TP ^ TR TPC .TW < tP ^ tw TW > TP ^ TR < tP ^ 6 ข้อมูล ; 0 ฉัน< s ½ TW þðผมþ 1 Þ TP > TW þ itr2 . þ TP TW þ TR เมื่อ TW TP ^ TP > TR TR3 . þ TP TW þ TR เมื่อ TW < tP ^ tw TW TP ^ TR > Tp4 . þ TP TW þ TR เมื่ออย่างใดอย่างหนึ่งต่อไปนี้ได้ :A . TW < tP ^ ^ TR TP TP TW ด่วนB .TW < tP ^ tw TW > TP ^ TR < tP ^ ข้อมูล ; 0 ฉัน< s ½ TW þðผมþ 1 Þ TP > TW þ itr :พิสูจน์ มันง่ายที่จะดูว่าเงื่อนไขที่ระบุไว้ในทฤษฎีของไอเสียความเป็นไปได้ทั้งหมด เมื่อกลยุทธ์เป็นใช้ได้ ทั้งหมดที่เขียนในอุปกรณ์หน่วยความจำที่สมบูรณ์ก่อนที่จะเริ่มอ่านครั้งแรก ( เช่น ตรs ð 0 Þด่วนF ð S 1 Þ )ด่วนs ðผมÞ¼ ITW ; ด่วนF ðผมÞ¼ðผมþ 1 Þ TW ; 0 < s และตรs ð 0 Þด่วนF ð S 1 Þ¼ stw ¼ TW เมื่อ TW TP TPs ðผมÞ¼ด่วนF ðผมÞ¼ðผมþ 1 Þ TW ( รูปที่ 7 - ลลัสtrates นี้ด้วย¼ 4 ) ดังนั้นTPF ðผมÞ¼ðผมþ 1 Þ TW þ TP TWF ðผมþ 1 Þ ; 0 < s ; กลุ่ม