The transistor base--emitter voltag

The transistor base--emitter voltage drop (VBd introduces an error in the simple
emitter-follower voltmeter. For example, when E is 5 V in the circuit in Example 4-1, the
meter should read half of full-scale, that is, 0.5 rnA. However, as a simple calculation
shows, the meter current is actually 0.46 rnA. The error can be eliminated by using a potential
divider and an additional emitter follower, as illustrated in Figure 4-2.
The practical emitter-follower circuit in Figure 4-2 uses a plus-and-minus. or dualpolarity
supply (typically, ±12 V). Transistor Q has its base biased to ground via resistor
Rio and a potential divider (R4, Rs. and R6 ) provides an adjustable bias voltage (Vp) to the
base of transistor Q2' Resistors R2 and R3 connect the transistor emitter terminals to the
negative supply voltage (-V£d, and the meter circuit is connected between the transistor
emitters. The circuit input resistance is R in parallel with the input resistance at the transistor
base.

ผลลัพธ์ (ไทย) 1:

ทรานซิสเตอร์ base - ยิงแรงดัน (VBd แนะนำข้อผิดพลาดในง่ายผู้ติดตามยิงโวลต์มิเตอร์ ตัวอย่างเช่น เมื่อ E เป็น 5 V ในวงจรในตัวอย่าง 4-1 การเมตรควรอ่านครึ่งเต็มรูปแบบ นั่นคือ 0.5 rnA อย่างไรก็ตาม เป็นการคำนวณอย่างง่ายแสดง ตัววัดปัจจุบันเป็นจริง 0.46 rnA ข้อผิดพลาดจะถูกกำจัด โดยใช้ศักยภาพกั้นและมีผู้ติดตามเพิ่มเติมยิง ดังที่แสดงในรูปที่ 4-2ยิง-ผู้ติดตามปฏิบัติวงจรในรูป 4-2 ใช้เป็นบวก และลบ หรือ dualpolarityอุปทาน (ปกติ ±12 V) ทรานซิสเตอร์ Q มีฐานลำเอียงไปพื้นดินผ่านตัวต้านทานริโอและกั้นศักยภาพ (R4, Rs และ R6) ให้แรงดัน bias ปรับได้ (Vp)พื้นฐานของทรานซิสเตอร์ Q2' ตัวต้านทาน R2 และ R3 เชื่อมต่ออาคารผู้โดยสารยิงทรานซิสเตอร์เพื่อการแหล่งจ่ายแรงดันลบ (-V£ d และวัดวงจรเชื่อมต่อระหว่างตัวทรานซิสเตอร์emitters R คือความต้านทานอินพุตของวงจร ขนานกับตัวต้านทานเข้าที่ตัวทรานซิสเตอร์ฐาน

ผลลัพธ์ (ไทย) 2:

ฐานทรานซิสเตอร์ - แรงดันอีซีแอล (VBD แนะนำข้อผิดพลาดในง่าย
โวลต์มิเตอร์อีซีแอลสาวกตัวอย่างเช่นเมื่อ E คือ 5 V ในวงจรในตัวอย่างที่ 4-1 ที่.
เมตรควรอ่านครึ่งหนึ่งของเต็มรูปแบบที่เป็น 0.5 RNA. แต่เป็นคำนวณง่าย
แสดงเมตรปัจจุบันเป็นจริง 0.46 RNA. ข้อผิดพลาดก็จะถูกกำจัดโดยใช้ศักยภาพ
divider และสาวกอีซีแอลที่เพิ่มขึ้นดังแสดงในรูปที่ 4-2.
ปฏิบัติวงจรอีซีแอลสาวก ในรูปที่ 4-2 ใช้เป็นบวกและลบ. หรือ dualpolarity
อุปทาน (โดยทั่วไป± 12 V). ทรานซิสเตอร์ Q มีฐานลำเอียงกับพื้นผ่านตัวต้านทาน
ริโอและแบ่งศักยภาพ (R4, อาร์เอส. และ R6) ให้ อคติแรงดันไฟฟ้าปรับ (ประธาน) ไปยัง
ฐานของทรานซิสเตอร์ Q2 'ตัวต้านทาน R2 และ R3 เชื่อมต่อขั้วทรานซิสเตอร์อีซีแอลกับ
แรงดันลบ (-V £ D และวงจรเมตรมีการเชื่อมต่อระหว่างทรานซิสเตอร์
emitters. ความต้านทานอินพุตวงจร R ในแบบคู่ขนานกับการต่อต้านการป้อนข้อมูลที่ทรานซิสเตอร์
ฐาน

ผลลัพธ์ (ไทย) 3:

ฐานทรานซิสเตอร์ -- มิเตอร์แรงดันไฟฟ้า ( vbd แนะนำข้อผิดพลาดในง่ายอีซีผู้ตามโวลต์มิเตอร์ . ตัวอย่างเช่น เมื่อ E เป็น 5 V ในวงจรไฟฟ้า ในตัวอย่าง 4-1 ,เครื่องวัดควรอ่านครึ่งเต็มรูปแบบ คือ 0.5 RNA อย่างไรก็ตาม เป็น คำนวณง่ายๆการแสดง , เครื่องวัดกระแสเป็น 0.46 RNA ข้อผิดพลาดที่สามารถตัดออกโดยใช้ศักยภาพแบ่งเป็นผู้ตามอีซีเพิ่มเติม ตามที่แสดงในรูปที่ 4-2 .การปฏิบัติตามวงจรอิมิตเตอร์ในรูป 4-2 ใช้เป็นบวก และลบ หรือ dualpolarityจัดหา ( โดยทั่วไป± 12 V ) ทรานซิสเตอร์ Q มีฐานลำเอียงพื้นดินผ่านตัวต้านทานริโอ และแบ่งศักยภาพ ( r4 , อาร์เอส และ อาร์ซิกส์ ) มีความต่างศักย์ ( VP ) เพื่อปรับฐานของทรานซิสเตอร์ Q2 " ตัวต้านทาน R2 R3 เชื่อมต่อและขั้วอิมิตเตอร์กับทรานซิสเตอร์แรงดันจัดหา - ลบ ( v ง D , และมิเตอร์วงจรเชื่อมต่อระหว่างทรานซิสเตอร์emitters . วงจรความต้านทาน R เข้าขนานกับความต้านทานอินพุตที่ทรานซิสเตอร์ฐาน