The proposed stimulator output stag

The proposed stimulator output stage circuit has been
simulated in Cadence using the X-FAB 1μm SOI-CMOS
process technology with a 5V power supply. Fig. 5 shows a
snapshot of the simulation current waveform through a load
with an impedance of 2kΩ load (post-layout simulation). The
charge generated in the active cathodic phase is neutralized by
the charge generated in the passive anodic phase. The
summation of the two 50ns high-frequency currents produces
a long cathodic phase (1ms long). The glitches evident on the
load current are due to switching delays. However, these
glitches only last a fraction of the active cathodic phase and
are thus not considered a problem at all. The initial amplitude
of the passive anodic phase was limited to 10% of the cathodic
amplitude (which is a reasonable ratio in practice).

ผลลัพธ์ (ไทย) 1:

วงจรเครื่องกระตุ้นนำเสนอผลลัพธ์ขั้นได้จำลองในลีลาใช้ X FAB 1μm ซอย-CMOSเทคโนโลยีการผลิต ด้วยการจ่ายไฟ 5 v Fig. 5 แสดงเป็นของรูปคลื่นจำลองปัจจุบันผ่านโหลดมีความต้านทานโหลด 2kΩ (หลังเค้าจำลอง) ที่ค่าธรรมเนียมที่สร้างขึ้นในระยะใช้งาน cathodic เป็น neutralized โดยค่าธรรมเนียมสร้างขึ้นในระยะ anodic แฝง ที่ผลรวมของความถี่สูงกระแสสองของ 50ns สร้างขั้นตอนยาว cathodic (1ms ยาว) บกพร่องที่เห็นได้ชัดในการปัจจุบันโหลดเนื่องจากการเปลี่ยนความล่าช้าได้ อย่างไรก็ตาม เหล่านี้บกพร่องล่าสุดถูกกว่า cathodic เฟสที่ใช้งานอยู่เท่านั้น และจึงไม่ถือเป็นปัญหาที่ คลื่นแรกของเฟส anodic แฝงถูกจำกัด 10% ของ cathodicคลื่น (ซึ่งเป็นอัตราส่วนที่สมเหตุสมผลในทางปฏิบัติ)

ผลลัพธ์ (ไทย) 2:

วงจรขั้นตอนการส่งออกสิ่งเร้าที่นำเสนอได้รับการจำลองในจังหวะโดยใช้ X-FAB 1μmซอย-CMOS เทคโนโลยีการผลิตที่มีแหล่งจ่ายไฟ 5V มะเดื่อ. 5 แสดงให้เห็นถึงภาพรวมของการจำลองรูปแบบของคลื่นในปัจจุบันผ่านการโหลดที่มีความต้านทานของโหลด2kΩ (จำลองรูปแบบการโพสต์) ความ ค่าใช้จ่ายที่เกิดขึ้นในขั้นตอนการใช้งาน cathodic จะเป็นกลางโดยค่าใช้จ่ายที่เกิดขึ้นในขั้นตอนการขั้วบวกเรื่อยๆ ผลรวมของทั้งสอง 50ns กระแสความถี่สูงผลิตเฟสcathodic ยาว (1 มิลลิวินาทียาว) บกพร่องที่เห็นได้ชัดในปัจจุบันโหลดเป็นเพราะความล่าช้าเปลี่ยน แต่เหล่านี้บกพร่องล่าสุดเพียงส่วนของขั้นตอนการใช้งาน cathodic และจึงไม่ถือว่าเป็นปัญหาที่ทุก ความกว้างเริ่มต้นของระยะขั้วบวกเรื่อย ๆ ถูก จำกัด ให้ 10% ของ cathodic กว้าง (ซึ่งเป็นอัตราส่วนที่เหมาะสมในการปฏิบัติ)

ผลลัพธ์ (ไทย) 3:

ที่เสนอกระตุ้นผลผลิตขั้นตอนวงจรได้รับ
จำลองในจังหวะที่ใช้ x-fab 1 μ M soi-cmos
กระบวนการเทคโนโลยีกับ 5V แหล่งจ่ายไฟ ภาพที่ 5 แสดงให้เห็นภาพรวมของการจำลองรูปปัจจุบัน

กับผ่านโหลดอิมพีแดนซ์ของ 2K Ωโหลด ( การจำลองรูปแบบการโพสต์ )
ค่าใช้จ่ายที่สร้างขึ้นในขั้นตอนที่ใช้งานปกติโดยการแพร่
ค่าใช้จ่ายในขั้นตอนการสร้างขึ้นเรื่อยๆ
3
2 50ns กระแสผลิตความถี่สูงยาวกันไป ( 1ms ในระยะยาว ) บกพร่องปรากฏชัดบน
โหลดในปัจจุบันเนื่องจากการล่าช้า อย่างไรก็ตาม ปัญหาเหล่านี้
แค่เศษเสี้ยวของงานเหล็กและระยะ
จึงไม่ถือว่าเป็นปัญหาที่ทุก เริ่มต้นขนาด
ขั้นตอนการเรื่อยๆ ( 10% ของเหล็ก
แอมพลิจูด ( ซึ่งคือ อัตราส่วนที่เหมาะสมในการฝึก )