devices will be accessible by a rou

devices will be accessible by a round trip signal in a
single clock cycle. Thus, any nanoscale chip will be
inherently balkanized into myriad sub domains of
local action; this is largely independent of the
architecture devised. To exploit all these domains, an
extremely high degree of application parallelism will
have to be available. In all likelihood, these will
require effective use of fine-grain algorithmic
parallelism which in turn requires very lightweight
mechanisms to minimize temporal overhead in the
management of these concurrent tasks and parallel
resources (again, within these local domains).
Coordination through synchronization must now be
very lightweight as well. Further, slight variations in
structure can cause signal skew. It will become very
difficult to achieve true synchronous operation. And
none of this takes into consideration main memory
which, if classical architectures were to be used,
would be thousands of clock cycles away. Waiting
for remote responses will dominate any use of
conventional architecture techniques.

ผลลัพธ์ (ไทย) 1:

อุปกรณ์ที่จะสามารถเข้าถึงได้โดยสัญญาณการเดินทางในรอบ
รอบสัญญาณนาฬิกาเดียว จึงชิปนาโนใดจะ
balkanized ในโดเมนย่อยมากมายของการดำเนินการในท้องถิ่น
โดยเนื้อแท้; นี้เป็นส่วนใหญ่ที่เป็นอิสระจาก
สถาปัตยกรรมวางแผน การใช้ประโยชน์จากโดเมนเหล่านี้ทุก
มากระดับสูงของความเท่าเทียม
โปรแกรมจะต้องมี ในทุกโอกาสที่เหล่านี้จะ
ต้องใช้ที่มีประสิทธิภาพของเนื้อละเอียดขั้นตอนวิธี
ขนานซึ่งจะต้องมีกลไกที่มีน้ำหนักเบามาก
เพื่อลดค่าใช้จ่ายในชั่วขณะ
การจัดการของงานเหล่านี้และพร้อมกันขนาน
ทรัพยากร (อีกครั้งภายในโดเมนท้องถิ่นเหล่านี้).
ประสานงานผ่านการประสานในขณะนี้จะต้องมี
มีน้ำหนักเบามากเช่นกัน ต่อการเปลี่ยนแปลงเล็กน้อยใน
โครงสร้างอาจทำให้เกิดการเอียงสัญญาณมันจะกลายเป็นมาก
ยากที่จะบรรลุการดำเนินงานพร้อมกันจริง
และไม่มีการนี​​้จะใช้เวลาในการพิจารณาหน่วยความจำหลัก
ซึ่งถ้าสถาปัตยกรรมคลาสสิกจะถูกนำมาใช้
จะพันรอบนาฬิกาไป
รอสำหรับการตอบสนองที่ห่างไกลจะครองการใช้
เทคนิคสถาปัตยกรรมแบบเดิม ๆ

ผลลัพธ์ (ไทย) 2:

อุปกรณ์จะสามารถเข้าถึงได้ โดยสัญญาณกลับในการ
เดี่ยวรอบนาฬิกา ดังนั้น ชิ nanoscale ใด ๆ จะ
balkanized ตั้งเป็นโดเมนย่อยหลักของ
ดำเนินการท้องถิ่น เป็นอิสระส่วนใหญ่ของการ
สถาปัตยกรรมที่กำหนด โดเมนเหล่านี้ทั้งหมด การกดขี่ขูดรีดการ
สมัคร parallelism ระดับสูงมากจะ
ต้องพร้อมใช้งาน ในทุกโอกาส เหล่านี้จะ
ต้องใช้ algorithmic ปรับเมล็ดข้าวมีประสิทธิภาพ
parallelism ซึ่งจะต้องมากน้ำหนักเบา
กลไกเพื่อลดค่าใช้จ่ายในชั่วคราวใน
บริหารงานพร้อมกันและขนานเหล่านี้
ทรัพยากร (อีก ในโดเมนท้องถิ่นเหล่านี้) .
ตอนนี้ต้องประสานงานผ่านตรง
มากน้ำหนักเบาเช่น เพิ่มเติม slight ใน
โครงสร้างสามารถทำให้เกิดการเอียงของสัญญาณได้ มันจะกลายเป็นมาก
ยากที่จะบรรลุการดำเนินงานแบบซิงโครนัสที่จริง และ
เรื่องนี้จะเป็นหน่วยความจำหลักพิจารณา
ที่ หากใช้ สถาปัตยกรรมคลาสสิก
จะพันนาฬิการอบไป รอ
สำหรับตอบสนองระยะไกลจะครองการใช้งาน
เทคนิคสถาปัตยกรรมทั่วไป

ผลลัพธ์ (ไทย) 3:

อุปกรณ์จะไม่สามารถเข้าถึงได้โดยสัญญาณการเดินทางไปกลับใน
เดี่ยวรอบสัญญาณนาฬิกาที่ ทำให้ชิป nanoscale ใดๆจะถูกฝังติด balkanized
ซึ่งจะช่วยเข้าไปในโดเมนย่อยจำนวนมากของ
ซึ่งจะช่วยการดำเนินการในพื้นที่นี้ซึ่งส่วนใหญ่เป็นอิสระของสถาปัตยกรรมที่
ซึ่งจะช่วยน้ำท่วม เพื่อใช้ประโยชน์จากโดเมนทั้งหมดนี้ระดับสูงเป็นอย่างมาก
ซึ่งจะช่วยให้การทำงานแบบขนานของแอปพลิเคชันจะ
ต้องจัดให้บริการ ในโอกาสเหล่านี้ทั้งหมดจะตอบแทน
จำเป็นต้องใช้อย่างมี ประสิทธิภาพ การใช้เนื้อละเอียดอัลกอริธึม
ซึ่งจะช่วยในการเปิดการทำงานแบบขนานซึ่งมีน้ำหนักเบา
ซึ่งจะช่วยเป็นอย่างมากต้องใช้กลไกที่จะช่วย Temporal Key Integrity Protocol (
ซึ่งจะช่วยในการบริหารจัดการของเหล่านี้เกิดขึ้นพร้อมกันและงานแบบคู่ขนาน
ทรัพยากร(อีกครั้ง ภายใน เหล่านี้ในท้องถิ่นโดเมน)..
ประสานงานผ่านการซิงโครไนซ์จะต้องมีน้ำหนักเบา
ซึ่งจะช่วยเป็นอย่างมากเป็นอย่างดี. เพิ่มเติมแตกต่างกันเล็กน้อยใน
โครงสร้างสามารถทำให้ลาดสัญญาณมันจะกลายเป็น
ซึ่งจะช่วยเป็นอย่างมากยากที่จะได้รับการใช้งานอย่างแท้จริงแบบซิงโครนัส และไม่มี
ซึ่งจะช่วยนี้จะใช้เวลาในการพิจารณาหน่วยความจำหลัก
ซึ่งหากสถาปัตยกรรมแบบคลาสสิคจะใช้
จะเป็นพันของนาฬิกาอยู่ห่างออกไปในรอบ. กำลังรอรีโมทคอนโทรล
ซึ่งจะช่วยในการตอบกลับจะครอบงำการใช้เทคนิคสถาปัตยกรรม
ทั่วไป