ABSTRACTWe describe the optimum des

ABSTRACT
We describe the optimum design of an execution
stage for embedded processors. The execution stage
is the core of embedded processors to treat basic applications
for multimedia, communication and control.
Considering algorithms in running such applications,
the design principle of embedded processors
is to achieve reliability, precision, low power, high
speed and fast throughput altogether. However, it
is hard to sufficiently clear the design principle by
existing microprocessor technology. The one of difficult
issues is the mixed sequence of integer and FP
(floating point) arithmetic instructions. The different
latencies of these instructions in a processor’s execution
stage surely make the pipelined processing
disturb and degrade throughput. The solution for
this problem in this study is a wave-pipelined MFU
(multifunctional unit) that is the multifunctionalization
and wave-pipelining of different FUs (functional
units). The high speed characteristic of wave-pipeling
guarantees the reliability of processor behavior that is
free from timing error. Thus, the waved MFU agrees
well with overall trade-off design. In order to complement
the shortage of the standard CAD tools, we
explored the HS/SW (hardware/software) co-design
for the waved MFU. Experimental results by using a
0.18-m CMOS standard cell technology showed the
usefulness of this approach.

ผลลัพธ์ (ไทย) 1:

นามธรรม
เราอธิบายการออกแบบที่เหมาะสมของการดำเนิน
ขั้นสำหรับตัวประมวลผลที่ฝังตัว ขั้นตอนการดำเนินการ
เป็นแกนของตัวประมวลผลที่ฝังตัวเพื่อรักษาโปรแกรมประยุกต์พื้นฐาน
สำหรับมัลติมีเดีย สื่อสาร และควบคุม
พิจารณาอัลกอริทึมในการเรียกใช้โปรแกรมประยุกต์ดังกล่าว,
หลักการออกแบบของตัวประมวลผลที่ฝังตัว
คือเพื่อ ให้บรรลุความน่าเชื่อถือ ความแม่นยำ ไฟต่ำ สูง
ความเร็ว และอัตราความเร็วที่รวดเร็วทั้งหมด อย่างไรก็ตาม มัน
ยากพอล้างหลักการออกแบบโดย
เทคโนโลยีไมโครโปรเซสเซอร์ที่มีอยู่ หนึ่งยาก
ปัญหาเป็นลำดับของจำนวนเต็มและ FP
(floating point) คณิตศาสตร์คำผสม ต่าง ๆ
เวลาแฝงเหล่านี้คำแนะนำในการดำเนินการของตัวประมวลผล
ระยะทำให้การประมวลผล pipelined
รบกวน และลดอัตราความเร็ว โซลูชั่นสำหรับ

(multifunctional unit) MFU เป็นคลื่น pipelined ที่ multifunctionalization ที่มีปัญหานี้ในการศึกษานี้
และคลื่น pipelining ของ FUs ต่าง ๆ (ทำงาน
หน่วย) ความเร็วสูงในลักษณะของคลื่น pipeling
รับประกันความน่าเชื่อถือของตัวประมวลผลพฤติกรรมที่
ฟรีจากข้อผิดพลาดเกี่ยวกับเวลา ดังนั้น waved MFU ตกลง
ดีออก trade-off โดยรวม เพื่อเติมเต็ม
ขาดแคลนเครื่องมือ CAD มาตรฐาน เรา
อุดมบริษัท SW HS (ฮาร์ดแวร์/ซอฟต์แวร์) ออกแบบ
สำหรับ waved MFU ผลการทดลองโดยการ
0.18-m CMOS เซลล์มาตรฐานเทคโนโลยีพบ
ประโยชน์ของวิธีการนี้

ผลลัพธ์ (ไทย) 3:

นามธรรม
เราอธิบายการออกแบบที่เหมาะสมของการฝังตัว
เวที ) ขั้นตอนการประหารชีวิต
เป็นแกนหลักของโปรเซสเซอร์แบบฝังตัวกับ
โปรแกรมพื้นฐานสำหรับมัลติมีเดีย , การสื่อสารและการควบคุม การพิจารณาขั้นตอนวิธีการในใช้งาน

เช่น หลักการออกแบบที่ฝังตัวประมวลผล
คือเพื่อให้บรรลุความน่าเชื่อถือสูง , พลังงานต่ำ , สูง
ความเร็วในการส่งข้อมูลได้เร็วทีเดียว อย่างไรก็ตาม , มันเป็นเรื่องยากพอที่จะล้าง

หลักการออกแบบโดยเทคโนโลยีไมโครโปรเซสเซอร์ที่มีอยู่ หนึ่งของปัญหาที่ยาก
เป็นลำดับของจำนวนเต็มผสม และ FP
( จุดลอย ) คําแนะนําการใช้คณิตศาสตร์ การเกิดที่แตกต่างกันของคำแนะนำเหล่านี้ในขั้นตอนการ

ของโปรเซสเซอร์ ย่อมทำให้ pipelined การประมวลผล
ก่อกวน และลดอัตราโซลูชั่นสำหรับ
ปัญหานี้ในการศึกษา คือ คลื่น pipelined มฟล.
( หน่วย multifunctional ) นั่นคือ multifunctionalization
และคลื่น pipelining ฟัสนะที่แตกต่างกัน ( หน่วยการทำงาน
) ความเร็วสูงลักษณะของคลื่น pipeling
รับประกันความน่าเชื่อถือของพฤติกรรมโปรเซสเซอร์ที่
ฟรีจากข้อผิดพลาดพอดี ดังนั้น การโบกมือ มฟล. ตกลง
ได้ดีกับการออกแบบการแลกเปลี่ยนโดยรวม เพื่อที่จะเติมเต็ม
การขาดแคลนเครื่องมือ CAD มาตรฐานเรา
สํารวจ HS / SW ( ฮาร์ดแวร์ / ซอฟต์แวร์ ) Co การออกแบบ
สำหรับโบก มฟล. . ผลการทดลองโดยใช้
0.18 -  M CMOS มาตรฐานเทคโนโลยีเซลล์พบ
ประโยชน์ของวิธีการนี้