Some approaches have been reported,

Some approaches have been reported, based on Verilog-A model, however, these results were limited only to primitive logic gates [10, 11] or logic circuits with regular structure such as logic-array structure [12]. In [8], a design flow for MTJ/MOS-hybrid random-logic LSI with irregular structure has been reported, however, since the switching behavior of
MTJ/MOS-hybrid logic gates are evaluated using pre-created lookup tables in this flow, the effect of stochastic behavior of MTJ devices cannot be considered for performance evaluation.

ผลลัพธ์ (ไทย) 1:

บางวิธีได้รับรายงาน แบบจำลอง Verilog A อย่างไรก็ตาม ผลลัพธ์เหล่านี้ถูกจำกัดเฉพาะดั้งเดิมลอจิกเกต [10, 11] หรือวงจรตรรกะ ด้วยโครงสร้างเช่นโครงสร้างอาร์เรย์ตรรกะ [12] ใน [8], ขั้นตอนการออกแบบสำหรับ MTJ/MOS-ไฮบริดสุ่มตรรกะ LSI มีโครงสร้างที่ผิดปกติมีการรายงาน อย่างไรก็ตาม ตั้งแต่สลับการทำงานประตูตรรกะ MTJ/MOS-ไฮบริดสลีจะถูกประเมินโดยใช้ตารางการค้นหาที่สร้างก่อนในขั้นตอนนี้ ผลของ stochastic ลักษณะการทำงานของอุปกรณ์ MTJ ไม่พิจารณาสำหรับการประเมินผล

ผลลัพธ์ (ไทย) 2:

วิธีการบางคนได้รับรายงานขึ้นอยู่กับ Verilog-A รุ่นอย่างไรก็ตามผลเหล่านี้ถูก จำกัด อยู่เพียงประตูตรรกะดั้งเดิม [10, 11] หรือตรรกะวงจรที่มีโครงสร้างปกติเช่นโครงสร้างตรรกะอาร์เรย์ [12] ใน [8] ไหลออกแบบ MTJ / MOS-ไฮบริดแบบสุ่มตรรกะ LSI มีโครงสร้างที่ผิดปกติได้รับรายงาน แต่เนื่องจากพฤติกรรมการเปลี่ยน
MTJ / MOS-ไฮบริดเกตได้รับการประเมินโดยใช้ก่อนการสร้างตารางการค้นหาในการไหลนี้ ผลของพฤติกรรมสุ่มของอุปกรณ์ MTJ ไม่สามารถได้รับการพิจารณาสำหรับการประเมินผลการปฏิบัติงาน

ผลลัพธ์ (ไทย) 3:

บางวิธีการที่ได้รับรายงาน ตามแบบ , Verilog - อย่างไรก็ตาม ผลลัพธ์เหล่านี้ถูก จำกัด เฉพาะชาวโลจิกเกท [ 10 , 11 ] หรือวงจรตรรกะปกติโครงสร้างเช่นโครงสร้างอาร์เรย์ตรรกะ [ 12 ] [ 8 ] , การออกแบบการไหลของ mtj / มอส ไฮบริดแบบตรรกะ LSI ที่มีโครงสร้างผิดปกติ มีรายงาน แต่เนื่องจากการเปลี่ยนพฤติกรรมโลจิกเกท mtj / มอส แบบประเมินการใช้ pre สร้างตารางในการค้นหานี้ ผลของพฤติกรรมปัญหาของอุปกรณ์ mtj ไม่สามารถพิจารณาในการประเมินผลการปฏิบัติงาน