FIRST-IN— FIRST-OUT MEMORIES (FIFOs

FIRST-IN— FIRST-OUT MEMORIES (FIFOs)
Catching information “on the fly" can often be a problem for a microprocessor-based system. A system may have the processing power to accept data at an overall fast rate, but at times other processing tasks may cause a few words to slip by unread. One solution to this problem is to build a small memory circuit to pile up data as it comes in. With such a memory system the microprocessor can process the data when it gets around to it; as long as the memory never gets filled to capacity, no harm is done.
There are single integrated circuits designed to do precisely what has just been described. First-in-first-out (FIFO) memories are devices that have data input lines (usually 8 or 9) with a control called push, plus data output lines“with a control called pop. Data is “pushed onto the top" of an internal memory when the push line is pulsed; it ripples through the FIFO, “stacking up at the bottom," where it can be conveniently popped off when needed. Pushes and pops can be done completely asynchronously.
The Advanced Micro Devices 2812 is a good example of FIFO. It consists of 32 ripple through memory locations of8 bits width plus corresponding control logic. Figure 5-29 illustrates the 2812. A low-to-high transition on the PL line (parallel load) causes the 8-bit input data (DO-D8) to be loaded into the FIFO, while PD (parallel dump) causes it to be popped off. This FIFO also features a serial load and dump capability and a master reset (MR) line. Input ready and output ready lines are provided to help external control logic determine FIFO overflow and out-of-data conditions, and a half-full flag line indicates that the FIFO‘s bottom 15 locations are full. The half-full flag is useful in applications in which control over input and output data is possible. A half-full FIFO provides the best I/O rate matching for varying I/O rate buffering. The half-full flag can also be used to send a “you’d better start unloading this FIFO“signal to the microprocessor. An interrupt line connected to the half-full flag is a possible implementation.

ผลลัพธ์ (ไทย) 1:

ในครั้งแรก — FIRST-OUT ความทรงจำ (FIFOs)
จับข้อมูล "fly" มักจะเป็นปัญหาสำหรับระบบที่ใช้ไมโครโพรเซสเซอร์ได้ ระบบอาจมีพลังการประมวลผลข้อมูลที่อัตราความเร็วโดยรวมยอมรับได้ แต่ครั้งงานประมวลผลอื่น ๆ อาจทำให้การจัดส่ง โดยยังไม่ได้อ่านไม่กี่คำ หนึ่งวิธีแก้ปัญหานี้คือการ สร้างวงจรหน่วยความจำขนาดเล็กถมข้อมูล ตามมาใน ด้วยระบบเช่นหน่วยความจำ หน่วยประมวลผลสามารถประมวลผลข้อมูลเมื่อได้รับทั่วไป ตราบเท่าที่หน่วยความจำไม่เคยได้รับ filled การผลิต ทำอันตรายไม่
มีวงจรรวมเดียวหาแม่นยำอะไรมีเพียงการอธิบาย ทรงจำก่อนใน-first-ออก(ก่อน FIFO) เป็นอุปกรณ์ที่มีรายการข้อมูลนำเข้า (ปกติ 8 หรือ 9) กับตัวผลักดัน รวมข้อมูลแสดงผลบรรทัด "กับตัวควบคุมที่เรียกว่าป๊อปอัพ ข้อมูลเป็น "ผลักไปด้านบน" หน่วยความจำภายในเมื่อสูงบรรทัดดัน มัน ripples ผ่าน FIFO "ซ้อนขึ้นที่ด้านล่าง ซึ่งมันสามารถจะเชิญ popped ออกเมื่อต้องการ Pops และนั่นก็ทำให้สามารถทำได้ทั้งแบบอะซิงโครนัส.
ขั้นสูง Micro อุปกรณ์ 2812 เป็นตัวอย่างที่ดีของ FIFO ได้ ประกอบด้วยระลอกคลื่น 32 ผ่านหน่วยความจำตำแหน่งที่ตั้ง of8 บิตกว้างบวกควบคุมตรรกะที่สอดคล้องกัน รูปที่ 5-29 แสดงให้เห็น 2812 เปลี่ยนแปลงต่ำสูงสาเหตุบรรทัด PL (แบบโหลด) 8 บิตป้อนข้อมูล (โด-D8) ให้โหลดเป็น FIFO ในขณะที่ PD (ถ่ายโอนข้อมูลแบบขนาน) ทำให้สามารถ popped ออก FIFO นี้แห่งโหลดประจำ และหลักการความสามารถในการถ่ายโอนข้อมูลและตั้งค่าบรรทัด (MR) ป้อนข้อมูลพร้อม และออกพร้อมบรรทัดมีเพื่อช่วยควบคุมภายนอก ตรรกะกำหนด FIFO overflow และเงื่อนไขการออกของข้อมูล และบ่งชี้ว่า บรรทัดครึ่งเต็ม flag FIFO ตำแหน่ง 15 ล่างเต็ม ธงครึ่งเต็มจะมีประโยชน์ในการใช้งานในการควบคุมการป้อนข้อมูล และแสดงผลข้อมูลเป็นไปได้ FIFO ครึ่งเต็มให้ตรงกันสำหรับ I/O ต่าง ๆ บัฟเฟอร์อัตราอัตรา I/O สุด flag เต็มครึ่งสามารถใช้ส่งสัญญาณ "จะดีกว่าเริ่มต้นการโหลด FIFO นี้" ไปยังหน่วยประมวลผล บรรทัดขัดจังหวะการเชื่อมต่อกับ flag เต็มครึ่งจะดำเนินการไป

ผลลัพธ์ (ไทย) 2:

MEMORIES แรก-IN-OUT แรก (FIFOs)
จับข้อมูล "ในทันที" มักจะเป็นปัญหาสำหรับระบบไมโครโปรเซสเซอร์. ระบบอาจจะมีพลังการประมวลผลที่จะยอมรับข้อมูลในอัตราที่รวดเร็วโดยรวม แต่ในเวลาอื่น ๆ งานที่อาจก่อให้เกิดการประมวลผลคำไม่กี่คำที่จะลื่นโดยยังไม่ได้อ่าน. ทางออกหนึ่งที่จะแก้ไขปัญหานี้คือการสร้างวงจรหน่วยความจำขนาดเล็กเพื่อกองพะเนินเทินทึกข้อมูลตามมาด้วยเช่นระบบหน่วยความจำไมโครโปรเซสเซอร์ที่สามารถประมวลผลข้อมูลเมื่อได้รับรอบเพื่อมัน ; ตราบใดที่หน่วยความจำไม่เคยได้รับเต็มความจุไม่มีอันตรายจะทำ
มีวงจรรวมเดียวออกแบบมาเพื่อทำสิ่งที่ได้รับการอธิบายเป็น (FIFO) ความทรงจำครั้งแรกในครั้งแรกออกมาเป็นอุปกรณ์ที่มีข้อมูลเส้นที่นำเข้า. ". มีการควบคุมที่เรียกว่าป๊อปข้อมูล" (ปกติ 8 หรือ 9) ที่มีการควบคุมที่เรียกว่าการผลักดันบวกส่งออกข้อมูลสายการผลักดันไปยังด้านบน "ของหน่วยความจำภายในเมื่อสายการผลักดันการพัลซิ่ง; มันระลอกผ่าน FIFO "ซ้อนขึ้นที่ด้านล่าง" ที่จะสามารถโผล่ออกสะดวกเมื่อจำเป็น. Pushes และปรากฏสามารถทำได้อย่างสมบูรณ์ asynchronously
Advanced Micro Devices 2812 เป็นตัวอย่างที่ดีของ FIFO. ประกอบด้วย 32 กระเพื่อม ผ่านสถานที่หน่วยความจำ of8 บิตกว้างบวกที่สอดคล้องตรรกะควบคุม. รูปที่ 5-29 แสดงให้เห็นถึง 2812. การเปลี่ยนแปลงในระดับต่ำไปสูงใน PL สาย (โหลดแบบขนาน) ทำให้การป้อนข้อมูล 8 บิต (DO-D8) จะโหลดลงใน FIFO ขณะ PD (การถ่ายโอนข้อมูลแบบขนาน) ทำให้มันจะโผล่ออก. FIFO นี้ยังมีการโหลดแบบอนุกรมและความสามารถในการถ่ายโอนข้อมูลและการตั้งค่าหลัก (MR) สาย. เข้าสายพร้อมที่พร้อมและการส่งออกจะได้รับบริการที่จะช่วยให้การควบคุมตรรกะภายนอกกำหนด FIFO ล้นและเงื่อนไขออกจากข้อมูลและครึ่งเต็มสายธงแสดงให้เห็นว่า FIFO ของด้านล่าง 15 สถานที่ที่เต็มไปด้วย. ธงครึ่งเต็มจะมีประโยชน์ในการใช้งานที่ควบคุมการเข้าและส่งออกข้อมูลเป็นไปได้. ครึ่งเต็ม FIFO ให้อัตราการจับคู่ที่ดีที่สุด I / O เพื่อที่แตกต่างกันอัตราบัฟเฟอร์ I / O ธงครึ่งเต็มนอกจากนี้ยังสามารถใช้ในการส่ง "คุณควรที่จะเริ่มต้นการขนถ่ายนี้ FIFO" สัญญาณไปยังไมโครโปรเซสเซอร์ สายการขัดจังหวะการเชื่อมต่อกับธงครึ่งเต็มจะดำเนินการที่เป็นไปได้

ผลลัพธ์ (ไทย) 3:

แรก - first-out ความทรงจำ ( fifos )
จับข้อมูลบนfl Y " มักจะเป็นปัญหากับระบบที่ควบคุมด้วยไมโครโปรเซสเซอร์ . ระบบอาจจะมีพลังการประมวลผลเพื่อรับข้อมูลในอัตราที่รวดเร็วโดยรวม แต่ในเวลางานประมวลผลอื่น ๆอาจจะทำให้บางอย่างที่จะลื่นโดยยังไม่ได้อ่าน หนึ่งการแก้ไขปัญหานี้คือการสร้างวงจรหน่วยความจำขนาดเล็กกองข้อมูลกำลังมาด้วยเช่นระบบหน่วยความจำที่ไมโครโปรเซสเซอร์สามารถประมวลผลข้อมูลที่ได้รับรอบ ๆมัน ตราบใดที่ความทรงจำไม่เคยได้สะสมความสามารถจึงไม่เป็นอันตรายา .
มีแบบบูรณาการวงจรที่ออกแบบมาเพื่อทำสิ่งที่ถูกอธิบายไว้ แรก - จึงตัดสินใจเดินทางออก ( FIFO ) ความทรงจำเป็นอุปกรณ์ที่มีสายข้อมูลอินพุต ( ปกติ 8 หรือ 9 ) ด้วยการควบคุมเรียกว่าผลักพลัสออกสายข้อมูล " ด้วยการควบคุมที่เรียกว่า pop ข้อมูลคือ " ผลักลงบนด้านบนของหน่วยความจําภายในเมื่อกดเส้น พัล มันกระเพื่อมผ่าน FIFO " ซ้อนขึ้นที่ด้านล่าง " ที่สามารถค้นหา popped ออกเมื่อต้องการ ดันและพ่อสามารถทำได้อย่างสมบูรณ์แบบอะ .
ขั้นสูง Micro อุปกรณ์ 2812 เป็นตัวอย่างที่ดีก่อน .มันประกอบด้วย 32 กระเพื่อมผ่านหน่วยความจำที่ตั้ง of8 บิตกว้างบวกตรรกะการควบคุมที่สอดคล้องกัน รูป 5-29 แสดง 2812 . ต่ำสูงในบรรทัดที่จะเปลี่ยน ( โหลดแบบขนาน ) สาเหตุ 8 บิตข้อมูล ( do-d8 ) ที่จะโหลดลงในแบบ FIFO , ในขณะที่ PD ( ทิ้งขนาน ) สาเหตุก็จะโผล่ออกมา ก่อนนี้ยังมีคุณสมบัติและความสามารถในการถ่ายโอนข้อมูลแบบอนุกรม โหลดและอาจารย์ใหม่ ( MR ) เส้นข้อมูลพร้อม และส่งออกบรรทัดพร้อมไว้เพื่อช่วยให้ลอจิกการควบคุมภายนอกตรวจสอบสินค้าคงเหลือมากกว่าflโอ๊ยออกเงื่อนไขข้อมูลครึ่งเต็มfl AG บรรทัดบ่งชี้ว่าเป็น FIFO ล่าง 15 สถานที่เต็มรูปแบบ ครึ่งเต็มธงจะเป็นประโยชน์ในการใช้งานที่ควบคุมนำเข้าและส่งออกข้อมูลเป็นไปได้ครึ่งเต็ม FIFO มีที่ดีที่สุดของ I / O ที่อัตราการจับคู่สำหรับ I / O อัตราบัฟเฟอร์ . ครึ่งเต็มfl AG ยังสามารถใช้ในการส่ง " คุณควรเริ่มต้นการ FIFO " สัญญาณนี้ไปยังไมโครโปรเซสเซอร์ การขัดจังหวะสายเชื่อมต่อกับครึ่งfl AG คือ ปฏิบัติที่เป็นไปได้ .