Half Cycle Clocking Enable Bit:0 Fu

Half Cycle Clocking Enable Bit:
0 Full cycle clocking enabled. The dead-band counters are clocked at the TBCLK rate.
1 Half cycle clocking enabled. The dead-band counters are clocked at TBCLK*2.

ผลลัพธ์ (ไทย) 1:

ครึ่งรอบตอกบิตเปิดใช้งาน:
0 วงจรตอกเปิดใช้งาน เคาน์เตอร์ตายวงจะโอเวอร์คล็อกที่อัตรา TBCLK
ครึ่งรอบตอก 1 เปิดใช้งาน เคาน์เตอร์วงตายเป็นสัญญาณนาฬิกาที่ TBCLK * 2

ผลลัพธ์ (ไทย) 2:

ครึ่งรอบตอกบัตรเปิดใช้งานบิต:
0 สัญญาณนาฬิกาแบบครบวงจรการใช้งาน เคาน์เตอร์ตายวงดนตรีได้รับการโอเวอร์คล็อกในอัตรา TBCLK
1 สัญญาณนาฬิการอบครึ่งเปิดการใช้งาน เคาน์เตอร์ตายวงดนตรีได้รับการโอเวอร์คล็อกที่ TBCLK * 2

ผลลัพธ์ (ไทย) 3:

ครึ่งรอบจับเวลาช่วยให้บิต :
0 เต็มวงจรนาฬิกาที่เปิดใช้งาน ตัวตายเป็นวงฟาดที่ tbclk เท่ากัน .
1 รอบครึ่ง ตอกบัตรเปิดใช้งาน ตัวจับเวลาที่ตายเป็นวง tbclk * 2