Due to the lack of caches and only

Due to the lack of caches and only a single core design
available, modifications were necessary. For teaching we used
the ZPU to build a multi-core processor – the Dual-ZPU.
The simplified structure of the multi-core design is shown in
Figure 3. Apart from a second core, the system was expanded
with several components. These include data and instruction
caches (D-Cache, I-Cache) to speed up memory access and a
shared register file (Shared Registers) for fast communication
between the cores. Furthermore, a cordic coprocessor (Cordic)
for efficiently calculating trigonometric functions was added as
well as a communication system (Write Logic) for accessing
the main memory. For accessing the shared registers, the cordic
or further possible coprocessors (Co-Procs.), a switching unit
(Address Switch) was developed. The different components can
be accessed through adjustable memory addresses which are
mapped to each component. To save pins for IC-fabrication,
the communication system splits data and address words into
bytes which are then reassembled in the FPGA-Board where
the memory (Main Memory) resides.

ผลลัพธ์ (ไทย) 1:

เนื่องจากมีแคชและออกแบบหลักเดียวเท่านั้นมีอยู่ ปรับเปลี่ยนได้ไม่จำเป็น สำหรับเราใช้สอนZPU สร้างหลายแกนประมวลผล – ZPU คู่แสดงโครงสร้างอย่างง่ายของการออกแบบหลักหลายรูปที่ 3 ได้ขยายระบบจากหลักสองมีหลายส่วนประกอบกัน ข้อมูลและคำแนะนำมมาก (D-แคช -แค) เพื่อเพิ่มความเร็วการเข้าถึงหน่วยความจำและลงทะเบียนใช้ร่วมกันแฟ้ม (การลงทะเบียนร่วม) สำหรับการสื่อสารที่รวดเร็วระหว่างแกน นอกจากนี้ coprocessor cordic (Cordic)สำหรับประสิทธิภาพการคำนวณตรีโกณมิติฟังก์ชันเพิ่มเป็นรวมทั้งระบบสื่อสาร (ตรรกะเขียน) สำหรับการเข้าถึงหน่วยความจำหลัก สำหรับการเข้าถึงทะเบียนร่วม การ cordicหรือเพิ่มเติมได้ coprocessors (Co-Procs.), หน่วยสลับ(สวิตช์ที่อยู่) ได้รับการพัฒนา คอมโพเนนต์ต่าง ๆ สามารถสามารถเข้าถึงผ่านทางที่อยู่หน่วยความจำที่ปรับค่าได้ที่แมปแต่ละองค์ประกอบ บันทึกหมุดสำหรับผลิต ICระบบการสื่อสารแยกคำข้อมูลและที่อยู่ในไบต์ที่จะตกแล้วในบอร์ด FPGA ที่หน่วยความจำ (หน่วยความจำหลัก) อยู่

ผลลัพธ์ (ไทย) 2:

เนื่องจากการขาดการแคชและมีเพียงการออกแบบหลักเดียว
ใช้ได้ปรับเปลี่ยนมีความจำเป็น สำหรับการเรียนการสอนที่เราใช้
ZPU ที่จะสร้างหน่วยประมวลผลแบบ multi-core -. Dual-ZPU
โครงสร้างที่เรียบง่ายของการออกแบบแบบ multi-core จะแสดงใน
รูปที่ 3 นอกเหนือจากหลักสองระบบได้รับการขยายตัว
ที่มีองค์ประกอบหลาย เหล่านี้รวมถึงข้อมูลและการเรียนการสอน
ทางศาสนา (D-Cache, I-Cache) เพื่อเพิ่มความเร็วในการเข้าถึงหน่วยความจำและ
ไฟล์ลงทะเบียนที่ใช้ร่วมกัน (รีจิสเตอร์ที่ใช้ร่วมกัน) สำหรับการสื่อสารที่รวดเร็ว
ระหว่างแกน นอกจากตัวประมวลผลร่วม CORDIC (CORDIC)
ได้อย่างมีประสิทธิภาพสำหรับการคำนวณฟังก์ชันตรีโกณมิติถูกเพิ่มเข้ามาเป็น
รวมทั้งระบบการสื่อสาร (ลอจิกเขียน) สำหรับการเข้าถึง
หน่วยความจำหลัก สำหรับการเข้าถึงการลงทะเบียนที่ใช้ร่วมกัน CORDIC
coprocessors เป็นไปได้หรือเพิ่มเติม (Co-Procs.) หน่วยสลับ
(ที่อยู่สวิทช์) ได้รับการพัฒนา องค์ประกอบที่แตกต่างสามารถ
เข้าถึงได้ผ่านอยู่หน่วยความจำที่สามารถปรับที่ได้รับการ
แมปไปยังแต่ละองค์ประกอบ เพื่อประหยัดขาสำหรับ IC-ผลิต,
ระบบการสื่อสารแยกข้อมูลและคำพูดที่อยู่เป็น
ไบต์ซึ่งเป็นที่ประกอบแล้วใน FPGA บอร์ดที่
หน่วยความจำ (หน่วยความจำหลัก) อาศัยอยู่

ผลลัพธ์ (ไทย) 3:

เนื่องจากการขาดของแคชและมีเพียงหลักเดียวออกแบบ
ที่มีการปรับเปลี่ยนเป็นสิ่งจำเป็น สอนเราใช้
zpu สร้างมัลติคอร์โดย zpu dual
ง่ายโครงสร้างของแบบการออกแบบที่แสดงในรูปที่ 3
. นอกเหนือจากหลักที่สอง ระบบขยาย
ด้วยองค์ประกอบหลาย เหล่านี้รวมถึงข้อมูลและการสอน
d-cache แคช ( ,เนื่องจากการขาดของแคชและมีเพียงหลักเดียวออกแบบ
ที่มีการปรับเปลี่ยนเป็นสิ่งจำเป็น สอนเราใช้
zpu สร้างมัลติคอร์โดย zpu dual
ง่ายโครงสร้างของแบบการออกแบบที่แสดงในรูปที่ 3
. นอกเหนือจากหลักที่สอง ระบบขยาย
ด้วยองค์ประกอบหลาย เหล่านี้รวมถึงข้อมูลและการสอน
d-cache แคช ( ,) , การเปลี่ยนหน่วย
( ที่อยู่สลับ ) คือการพัฒนา ส่วนประกอบต่าง ๆ สามารถเข้าถึงได้ผ่านทางหน่วยความจำปรับ

แมปไปยังที่อยู่ซึ่งแต่ละองค์ประกอบ บันทึกหมุดสำหรับ IC fabrication
ระบบการสื่อสารข้อมูลและที่อยู่แยกคำ
ไบต์ซึ่งแล้วประกอบใน FPGA บอร์ดที่
Memory ( หน่วยความจำหลัก ) อยู่i-cache ) เพื่อเพิ่มความเร็วในการเข้าถึงหน่วยความจำที่ใช้ร่วมกันและแฟ้มลงทะเบียน ( ลงทะเบียนร่วมกัน

) สำหรับการสื่อสารที่รวดเร็วระหว่างแกน นอกจากนี้ cordic โคโปรเซสเซอร์ ( cordic )
ให้มีประสิทธิภาพการคำนวณฟังก์ชันตรีโกณมิติ คือ เพิ่มเป็น รวมทั้งระบบสื่อสาร (

เขียนตรรกะ ) สำหรับการเข้าถึงหน่วยความจำหลัก สำหรับการเข้าถึงที่ใช้ร่วมกันลงทะเบียน , cordic
หรือ coprocessors เป็นไปได้เพิ่มเติม ( CO procs .