evaluatedHFPGA architectures using

evaluated
HFPGA architectures using a hierarchical routing structure.
The results showed that an optimized HFPGA can
be implemented using fewer routing switch blocks. Li
and Anerji[13] investigated the routability prediction
problem for HFPGA. They proposed a model to analyze
various HFPGA configurations and developed a
software tool to predict the routability of the circuits on
specific HFPGA architectures.

ผลลัพธ์ (ไทย) 1:

ประเมินHFPGA สถาปัตยกรรมที่ใช้ผลิตโครงสร้างลำดับชั้นผลลัพธ์แสดงให้เห็นว่าสามารถ HFPGA เหมาะสมถูกใช้โดยใช้บล็อกสลับสายน้อยลง Liและ Anerji [13] ตรวจสอบทำนาย routabilityปัญหาสำหรับ HFPGA พวกเขานำเสนอแบบจำลองเพื่อวิเคราะห์กำหนดค่า HFPGA ต่าง ๆ และพัฒนาเป็นเครื่องมือซอฟต์แวร์ทำนาย routability วงจรบนเฉพาะ HFPGA สถาปัตยกรรม

ผลลัพธ์ (ไทย) 2:

การประเมิน
สถาปัตยกรรม HFPGA ใช้โครงสร้างการกำหนดเส้นทางลำดับชั้น
ผลการศึกษาพบว่าการเพิ่มประสิทธิภาพ HFPGA สามารถ
จะดำเนินการโดยใช้การกำหนดเส้นทางน้อยลงบล็อกสวิทช์ หลี่
และ Anerji [13] การตรวจสอบการทำนาย routability
ปัญหาสำหรับ HFPGA พวกเขานำเสนอรูปแบบการวิเคราะห์
การกำหนดค่า HFPGA ต่างๆและการพัฒนา
เครื่องมือซอฟต์แวร์ที่จะคาดการณ์ routability ของวงจรบน
สถาปัตยกรรม HFPGA ที่เฉพาะเจาะจง

ผลลัพธ์ (ไทย) 3:

ประเมินhfpga สถาปัตยกรรมโดยใช้เส้นทางแบบโครงสร้างผลการศึกษาพบว่า การปรับ hfpga สามารถใช้น้อยใช้เส้นทางสลับบล็อก หลี่และ anerji [ 13 ] ศึกษา routability ทำนายปัญหา hfpga . พวกเขาได้เสนอแบบจำลองเพื่อวิเคราะห์hfpga การกำหนดค่าต่าง ๆและพัฒนาเครื่องมือซอฟต์แวร์เพื่อทำนาย routability ของวงจรในสถาปัตยกรรม hfpga ที่เฉพาะเจาะจง