semiconducting nanowires may act as

semiconducting nanowires may act as rapid onedimensional
charge transport bridges in the active channel.
3.2. Effect of Si nanowire loading on FET performance
Fig. 3 shows the saturation eld effect mobility, ON and OFF
current, and threshold voltage of the dual layer SiP3HT FETs with
varying nanowire density. The density (N) of dropcasted de
positions of Si nanowires ranges from 0 to 0.4 (nanowires per
10  10 mm2), while 10e20 devices for each density have been
characterized. Table 1 summarizes the transistor parameters
measured for pristine P3HT FETs and dual layer SiP3HT devices.
The measurement results of dual layer SiP3HT FETs are found to
consistently exhibit preferred performance compared to those in
the pristine state. As shown in Fig. 3a, there is an increase in eld
effect mobility as Si nanowire density increases from 0.05 to 0.4,
reaching a mean value of 4.5  102 cm2V1 s1 (maximum:
4.7  102 cm2V1 s1); this represents an improvement by a factor
of six over pristine P3HT. The ON/OFF current ratios of all devices
with or without Si nanowires are on the same order of 104105
(Fig. 3b). As the loaded Si nanowires within the semiconducting
layer are far below the percolation limit, the apparent mobilities
and ON/OFF current ratios are still determined by the conjugated
polymer. Fig. 3c shows threshold voltages (Vth) as a function of
nanowire loading. A negative Vth shift was observed from 3.5 V
(without nanowire, N ¼ 0) to 8.2 V (with nanowire, N ¼ 0.4) with
increased Si nanowire density (see the solidsquares). It is likely
that these nanowires serve as alternative pathways to evade those
unfavorable charge traps and grain boundaries inside the polymer
matrix, leading to an increased overall speed of charge carrier
transport. As a result, threshold voltage reduces and device
mobility enhances.
Moreover, the phenomenon of hysteresis is also investigated
from their transfer characteristics. The gate bias is swept from 20 V
to 40 V (forward) and then returns to the initial bias (backward).
Interestingly, the IDSVGS curves show that with the addition of Si
nanowires in the active channel the hysteresis loop is gradually

ผลลัพธ์ (ไทย) 1:

nanowires โลหะอาจทำหน้าที่เป็น onedimensional อย่างรวดเร็วค่าขนส่งในสะพานช่องใช้งาน3.2. ผลของ nanowire ศรีโหลดประสิทธิภาพการทำงานของ FETรูป 3 แสดงพักอิ่มผลเคลื่อนไหว เปิด และปิดในปัจจุบัน และแรงดันขีดจำกัดของ FETs SiP3HT ชั้นสองด้วยความหนาแน่นของ nanowire ที่แตกต่างกัน ความหนาแน่น (N) ของ dropcasted deตำแหน่งของ Si nanowires ช่วงจาก 0 ถึง 0.4 (nanowires ต่อ10  10 mm2), ใน ขณะที่อุปกรณ์ 10e20 สำหรับแต่ละความหนาแน่นได้ลักษณะ ตารางที่ 1 สรุปพารามิเตอร์ของทรานซิสเตอร์วัดเก่าแก่ P3HT FETs และอุปกรณ์ชั้นสอง SiP3HTพบว่าผลการวัดของชั้นสอง SiP3HT FETsจัดแสดงอย่างต่อเนื่องเมื่อเทียบกับประสิทธิภาพที่ต้องการรัฐเก่าแก่ ดังแสดงในรูป 3a มีการเพิ่มในภายผลความคล่องตัวและความหนาแน่นของ nanowire ศรีเพิ่มจาก 0.05 0.4ถึง 4.5  102 cm2V1 s1 ค่าเฉลี่ย (สูงสุด:4.7  102 cm2V1 s1); นี้แทนการปรับปรุง โดยปัจจัยหกผ่าน P3HT บริสุทธิ์ ปัจจุบันอัตราการเปิด/ปิดอุปกรณ์ทั้งหมดมี หรือไม่ มี Si nanowires อยู่ลำดับเดียวกันของ 104105(รูปที่ 3b) เป็น nanowires ศรีโหลดภายในตัวนำอยู่ชั้นล่างสุด percolation จำกัด mobilities ชัดเจนและ/ปิดอัตราส่วนจะยังคงถูกกำหนด โดยการรวมพอลิเมอร์ รูป 3 c แสดงขีดจำกัดแรงดันไฟฟ้า (Vth) เป็นฟังก์ชันของโหลด nanowire นี้ เป็นที่สังเกตกะ Vth ลบจาก 3.5 V(โดย nanowire, N ¼ 0) การ 8.2 V (กับ nanowire, N ¼ 0.4) ด้วยเพิ่มความหนาแน่นของ nanowire ศรี (ดู solidsquares) มีแนวโน้มว่า nanowires เหล่านี้ทำหน้าที่เป็นทางเดินที่อื่นเพื่อหลบเลี่ยงผู้ค่าธรรมเนียมที่ไม่เอื้ออำนวยกับดักและแปภายในลิเมอร์เมทริกซ์ นำไปสู่ความเร็วโดยรวมเพิ่มขึ้นของค่าขนส่งขนส่ง เป็นผล ลดขีดจำกัดแรงดันไฟฟ้า และอุปกรณ์จำนวนเพิ่มขึ้นนอกจากนี้ ปรากฏการณ์ของ hysteresis คือยังตรวจสอบจากลักษณะการถ่ายโอน ความโน้มเอียงของประตูคือกวาดจาก 20 VV 40 (ข้างหน้า) และกลับไปเริ่มต้นอคติ (ย้อนหลัง)น่าสนใจ เส้นโค้ง IDSVGS แสดงว่า มีการเพิ่มของศรีในช่อง active ห่วง hysteresis nanowires เป็นค่อย ๆ

ผลลัพธ์ (ไทย) 2:

nanowires กึ่งตัวนำอาจทำหน้าที่เป็นonedimensionalอย่างรวดเร็ว
สะพานค่าใช้จ่ายการขนส่งในช่องทางที่ใช้งานอยู่.
3.2 ผลของศรีโหลดบนเส้นลวดนาโน FET ประสิทธิภาพ
รูป 3 แสดงให้เห็นถึงการเคลื่อนไหวของผลอิ่มตัว ELD ในและนอก
ปัจจุบันและแรงดันเกณฑ์ของคู่ FETs ชั้นSiP3HTกับ
ที่แตกต่างกันความหนาแน่นของเส้นลวดนาโน ความหนาแน่น (N) ของdedropcasted
ตำแหน่งของศรี nanowires ช่วง 0-0.4 (nanowires ต่อ
10  10 mm2) ในขณะที่ 10e20 อุปกรณ์สำหรับแต่ละหนาแน่นได้รับการ
โดดเด่น ตารางที่ 1 สรุปพารามิเตอร์ทรานซิสเตอร์
วัด FETs P3HT เก่าแก่และอุปกรณ์ชั้นSiP3HTคู่.
ผลการวัดชั้นสอง FETs SiP3HTจะพบว่ามี
อย่างต่อเนื่องแสดงผลการดำเนินงานที่ต้องการเมื่อเทียบกับผู้ที่อยู่ใน
รัฐที่เก่าแก่ ดังแสดงในรูป 3a มีการเพิ่มขึ้นใน ELD
Mobility ผล ณ ศรีความหนาแน่นของเส้นลวดนาโนเพิ่มขึ้น 0.05-0.4,
ถึงค่าเฉลี่ยของ 4.5 102cm2V1s1 (สูงสุด:
4.7 102cm2V1s1 ); นี้หมายถึงการปรับปรุงโดยปัจจัยหนึ่ง
ในหกกว่า P3HT ที่เก่าแก่ เปิด / ปิดอัตราส่วนทุนหมุนเวียนของอุปกรณ์ทั้งหมด
ที่มีหรือไม่มี nanowires ศรีอยู่ในลำดับเดียวกันของ104105
(รูป. 3b) ในฐานะที่เป็นโหลด nanowires ศรีภายในกึ่งตัวนำ
ชั้นอยู่ห่างไกลกว่าขีด จำกัด ซึมที่เคลื่อนที่ชัดเจน
และเปิด / ปิดอัตราส่วนปัจจุบันยังคงถูกกำหนดโดยผัน
ลิเมอร์ มะเดื่อ. 3c แสดงให้เห็นถึงแรงดันไฟฟ้าเกณฑ์ (Vth) เป็นฟังก์ชั่นของ
การโหลดเส้นลวดนาโน กะ Vth เชิงลบเป็นข้อสังเกตจาก 3.5 V
(ไม่มีเส้นลวดนาโน, N ¼ 0) เพื่อ8.2 V (กับเส้นลวดนาโน, N ¼ 0.4) มี
ความหนาแน่นเพิ่มขึ้นศรีเส้นลวดนาโน (ดูsolidsquares) ที่ มันอาจเป็นไป
ได้ว่าเส้นลวดนาโนเหล่านี้ทำหน้าที่เป็นทางเลือกทางเดินที่จะหลบเลี่ยงบรรดา
ดักค่าใช้จ่ายที่ไม่เอื้ออำนวยและข้าวเขตแดนภายในลิเมอร์
เมทริกซ์ที่นำไปสู่ความเร็วโดยรวมที่เพิ่มขึ้นของค่าใช้จ่ายของผู้ให้บริการ
ขนส่ง เป็นผลให้แรงดันไฟฟ้าลดเกณฑ์และอุปกรณ์
การเคลื่อนไหวช่วยเพิ่ม.
นอกจากนี้ปรากฏการณ์ของฮีถูกสอบสวน
จากลักษณะการถ่ายโอนของพวกเขา ประตูอคติเป็น swept จาก 20 V
เพื่อ40 V (Forward) และจากนั้นกลับไปที่อคติครั้งแรก (ย้อนหลัง).
ที่น่าสนใจโค้งIDSVGSแสดงให้เห็นว่ามีการเพิ่มของศรี
nanowires ในช่องทางที่ใช้งานห่วง hysteresis จะค่อยๆ

ผลลัพธ์ (ไทย) 3:

กึ่งตัวนำลวดนาโนอาจเป็นหนึ่งมิติอย่างรวดเร็วค่าใช้จ่ายสะพานการขนส่งในช่องทางที่ใช้งานอยู่3.2 . ผลของศรี nanowire โหลดงานเฟตรูปที่ 3 แสดงผลของละมั่ง การเปิดและปิดปัจจุบัน และระดับแรงดันของชั้นคู่ศรี p3ht fets กับความหนาแน่นที่แตกต่างกัน nanowire . ความหนาแน่น ( n ) ลดลงหล่อ เดอตำแหน่งของศรีนาโนที่ช่วงจาก 0 ถึง 0.4 ( นาโน ต่อ10  10 แน่น ) ในขณะที่ 10e20 อุปกรณ์สำหรับแต่ละความหนาแน่นได้ลักษณะ . ตารางที่ 1 สรุปพารามิเตอร์ของทรานซิสเตอร์วัด fets p3ht ล้วนและแบบดูอัลเลเยอร์ ศรี p3ht อุปกรณ์การวัดผลแบบดูอัลเลเยอร์ ศรี p3ht fets พบว่าเสมอแสดงประสิทธิภาพที่ต้องการ เมื่อเทียบกับในรัฐเก่าแก่ ดังแสดงในรูปที่ 3A , มีการเพิ่มขึ้นของละมั่งผลความคล่องตัวเป็นศรี nanowire ความหนาแน่นเพิ่มขึ้นจาก 0.05 0.4 ,การเข้าถึงหมายถึงมูลค่า 4.5  10  2 cm2v  1 S  1 ( สูงสุด4.7  10  2 cm2v  1 S  1 ) ; นี้หมายถึงการปรับปรุงโดยปัจจัยหกกว่า p3ht ล้วน เปิด / ปิดอัตราส่วนปัจจุบันของอุปกรณ์ทั้งหมดมี หรือ ไม่มี ซี นาโนอยู่ในลำดับเดียวกันของ 104 105( รูปที่ 3B ) เป็นจังหวัดในกึ่งตัวนำนาโนโหลดชั้นอยู่ไกลด้านล่างสีขาวกัด , mobilities ปรากฏและเปิด / ปิดอัตราส่วนปัจจุบันยังคงกำหนดโดยคอนจูเกตพอลิเมอร์ รูปที่ 3 แสดงระดับแรงดันไฟฟ้า ( vth ) เป็นฟังก์ชันของnanowire โหลด กะ vth ลบพบ 3.5 V จาก( โดยไม่ nanowire N ¼ 0 )  8.2 V ( กับ nanowire N ¼ 0.4 ) กับเพิ่มความหนาแน่น nanowire ศรี ( เห็นช่องสี่เหลี่ยมแข็ง ) มันมีโอกาสนาโนเหล่านี้เป็นทางเลือกที่เส้นทางหลบเลี่ยงเหล่านั้นกับดักค่าใช้จ่ายที่เสียเปรียบและเมล็ดขอบเขตภายในพอลิเมอร์เมทริกซ์ นําไปเพิ่มความเร็วโดยรวมของประจุพาหะการขนส่ง ผลของแรงดันลดและอุปกรณ์การเพิ่ม .นอกจากนี้ ปรากฏการณ์ของ hysteresis นี้จากคุณลักษณะการถ่ายโอนของพวกเขา ประตูมี swept จาก 20 Vเพื่อ 40 V ( ข้างหน้า ) แล้วกลับไปที่ตำแหน่งเริ่มต้น ( ถอยหลัง )ทั้งนี้ รหัสวีจีเเส้นโค้งแสดงให้เห็นว่าด้วยการเพิ่มศรีนาโนในงาน ช่อง แบบห่วง จะค่อยๆ