The 50 MHz shown in Figure 9.18 for

The 50 MHz shown in Figure 9.18 for the signal CLK is the frequency provided on an FPGA board such as a BASYS2 or NEXYS2 board. The frequency forSLOW_CLK is (50 106)/222 = 11.9209 Hz, or about 12 cycles per second. If this circuit is operated at a slower frequency
it may not function properly because the duration of the signal ONE_PULSE may not be
.. the period of SLOW_CLK. If the circuit is operated too fast, you will not be able to observe
blinking of the LED, which is provided by the signal TWO_PULSES.

ผลลัพธ์ (ไทย) 1:

MHz 50 ที่แสดงในรูปที่ 9.18 สำหรับสัญญาณ CLK เป็นความถี่ที่ให้บนบอร์ด FPGA เช่น BASYS2 หรือ NEXYS2 บอร์ด มี forSLOW_CLK ความถี่ (50 106) / 222 = 11.9209 Hz หรือรอบประมาณ 12 ต่อที่สอง ถ้าวงจรนี้ดำเนินการความถี่ช้ามันอาจจะทำงานอย่างถูกต้องเนื่องจากระยะเวลาของสัญญาณ ONE_PULSE อาจไม่.. ระยะ SLOW_CLK ถ้าวงจรถูกดำเนินการเร็วเกินไป คุณจะไม่สามารถสังเกตกะพริบของ LED ซึ่งโดยสัญญาณ TWO_PULSES

ผลลัพธ์ (ไทย) 2:

50 MHz แสดงในรูปที่ 9.18 สำหรับ CLK สัญญาณความถี่ที่มีให้ในบอร์ด FPGA เช่น BASYS2 หรือ NEXYS2 บอร์ด forSLOW_CLK ความถี่ (50 106) / 222 = 11.9209 เฮิร์ตซ์หรือประมาณ 12 รอบต่อวินาที ถ้าวงจรนี้คือการดำเนินการที่ความถี่ช้า
ก็อาจไม่ทำงานอย่างถูกต้องเนื่องจากระยะเวลาของการ ONE_PULSE สัญญาณอาจจะไม่
.. ช่วงเวลาของการ SLOW_CLK ถ้าวงจรมีการดำเนินการอย่างรวดเร็วเกินไปคุณจะไม่สามารถที่จะสังเกตเห็น
กระพริบของ LED ซึ่งเป็นที่จัดไว้ให้โดยสัญญาณ TWO_PULSES

ผลลัพธ์ (ไทย) 3:

50 MHz แสดงในรูปที่ 9.18 สำหรับสัญญาณ clk คือความถี่ให้บน FPGA Board เช่น basys2 หรือ nexys2 บอร์ด ความถี่ forslow_clk ( 50 106 ) / 222 = 11.9209 Hz หรือประมาณ 12 ครั้งต่อวินาที ถ้าวงจรนี้ทำงานช้าลงความถี่
มันอาจไม่ทำงานอย่างถูกต้องเนื่องจากระยะเวลาของสัญญาณ one_pulse อาจ
. . . . . . . ระยะเวลาของ slow_clk .ถ้าเป็นวงจรที่ดำเนินการเร็วเกินไป คุณจะไม่สามารถที่จะสังเกต
การกระพริบของ LED ซึ่งให้บริการโดยสัญญาณ two_pulses .