components of the received signal.

components of the received signal. These frequency
components are estimates of the transmitted DQPSK
symbols. A rectangular to polar conversion transforms
the I and Q signals into phase and magnitude form. A
block phase difference is then performed, and the symbols
deinterleaved to produce a stream of QPSK symbol
estimates, from which a Viterbi decoder recovers the final
bit stream.
2.1.2 Computational Complexity
The demodulator has a computational complexity of
about 200 DSP operations per sample, or 109
DSP operations per second for 30MHz operation. A DSP
operation is here taken to be an 8-bit addition, multiplyaccumulate
or load-store. Because much of the
arithmetic in the demodulator requires only 8-bit words,
it is not apparent that significant advantage could be
gained by using a DSP chip with much wider wordwidths.
Even assuming a DSP clock that is five times the
sample speed (i.e. 150 MHz), a DSP-based
implementation would require some 40 DSP chips, with
corresponding difficulties resulting from the partitioning

ผลลัพธ์ (ไทย) 1:

ส่วนประกอบของสัญญาณได้รับ ความถี่เหล่านี้ส่วนประกอบประเมินของ DQPSK นำส่งสัญลักษณ์ สี่เหลี่ยมเพื่อแปลงขั้วแปลงฉันและสัญญาณ Q เป็นระยะและขนาด Aบล็อกเฟสแล้วดำเนินความแตกต่าง และสัญลักษณ์deinterleaved การผลิตสัญลักษณ์กระแส QPSKการประเมิน การที่ตัวถอดรหัส Viterbi กู้คืนสุดท้ายกระแสข้อมูลบิต2.1.2 คำนวณซับซ้อนDemodulator ที่มีความซับซ้อนเชิงคำนวณของการดำเนินงานของ DSP 200 ต่อตัวอย่าง หรือ 109การดำเนินงาน DSP ต่อวินาทีสำหรับการดำเนินงาน 30MHz แบบ DSPที่นี่ถูกดำเนินการจะ เพิ่ม 8 บิต multiplyaccumulateหรือโหลดเก็บ เพราะมากเลขคณิตใน demodulator ที่ต้องการเพียง 8 บิตคำไม่ชัดเจนที่อาจเป็นประโยชน์ที่สำคัญได้รับ โดยใช้ชิพ DSP ที่มี wordwidths กว้างมากแม้ assuming DSP เป็นนาฬิกาที่ห้าครั้งตัวอย่างความเร็ว (เช่น 150 MHz), DSP โดยใช้ใช้งานจะต้องมีชิป DSP บาง 40 ด้วยความยากลำบากตรงที่เกิดจากการแบ่งพาร์ทิชัน

ผลลัพธ์ (ไทย) 2:

องค์ประกอบของสัญญาณที่ได้รับ ความถี่เหล่านี้
เป็นส่วนประกอบประมาณการของ DQPSK ส่ง
สัญลักษณ์ สี่เหลี่ยมเพื่อการแปลงขั้วโลกเปลี่ยน
ฉันและสัญญาณ Q เข้าสู่ขั้นตอนและรูปแบบขนาด
ความแตกต่างขั้นตอนการบล็อกจะดำเนินการแล้วและสัญลักษณ์
deinterleaved ในการผลิตกระแสของสัญลักษณ์ QPSK
ประมาณการจากที่ถอดรหัส Viterbi กู้คืนสุดท้าย
กระแสบิต.
2.1.2 การคำนวณซับซ้อน
demodulator มีคอมพิวเตอร์ที่ซับซ้อนของ
การดำเนินงานประมาณ 200 DSP ต่อตัวอย่าง หรือ 109
การดำเนินงาน DSP ต่อวินาทีสำหรับการดำเนินงาน 30MHz DSP
การดำเนินงานที่ถูกนำมาที่นี่เพื่อเป็นนอกจากนี้ 8 บิต multiplyaccumulate,
หรือโหลดเก็บ เพราะมากของ
คณิตศาสตร์ใน demodulator ต้องใช้เพียงคำพูดที่ 8 บิต
มันไม่ได้เป็นที่ชัดเจนว่าข้อได้เปรียบที่สำคัญอาจจะ
ได้รับโดยใช้ชิป DSP ที่มี wordwidths กว้างมาก.
แม้สมมตินาฬิกา DSP ที่เป็นครั้งที่ห้า
ความเร็วตัวอย่าง (เช่น 150 MHz), DSP ที่ใช้
จะต้องมีการดำเนินการบางส่วน 40 ชิป DSP ที่มี
ความยากลำบากที่สอดคล้องกันที่เกิดจากการแบ่งพาร์ติชัน

ผลลัพธ์ (ไทย) 3:

องค์ประกอบของการรับสัญญาณ องค์ประกอบเหล่านี้มีการประมาณการของความถี่

ส่ง dqpsk สัญลักษณ์ สี่เหลี่ยมเพื่อแปลงขั้วแปลง
Q และสัญญาณในเฟสและขนาดรูปแบบ เป็นบล็อกเฟสต่างกันแล้ว

) และสัญลักษณ์ deinterleaved ผลิตกระแส QPSK สัญลักษณ์
ประมาณการ ซึ่งอุปกรณ์ถอดรหัสกู้กระแสบิตสุดท้าย
.
2.1 .
ความซับซ้อน 2 คำนวณการดีมอดูเลเตอร์ที่มีการคำนวณที่ซับซ้อนของ
200 DSP ปฏิบัติการต่อตัวอย่าง หรือ 109
DSP ปฏิบัติการต่อวินาทีสำหรับการดำเนินงาน 30mhz . โดย
ผ่าตัดที่นี่ถ่ายเป็นแบบ 8 บิต นอกจากนี้ multiplyaccumulate
หรือโหลดเก็บ เพราะมาก
เลขคณิตในดีมอดูเลเตอร์ต้องมีเพียงคำ 8 บิต มันไม่ได้ชัดเจนว่า

ที่สำคัญประโยชน์อาจจะที่ได้รับโดยการใช้ชิพ DSP wordwidths กว้างมาก .
แม้สมมติว่า DSP นาฬิกาห้าครั้ง
ความเร็วตัวอย่าง ( เช่น 150 MHz ) โดยจะต้องมีการดำเนินการตาม

ที่ 40 DSP ชิปที่มีปัญหาที่เกิดจากการ