From (1), with constant Istim and d

From (1), with constant Istim and dV, the blocking capacitor
value is proportional to the stimulation period dt. Thus, shorter
charging periods lead to a smaller blocking capacitor. The
basic idea is illustrated by the timing waveforms in Fig. 2,
where the complete active charging phase is obtained by the
summation of two high-frequency complementary currents, I1
and I2, which are generated by clock phases Φ1 and Φ2,respectively. Φ3 is the passive discharging phase in which
charge balance is achieved. The complete stimulus current
waveform, Istim, is shown at the bottom of Fig. 2. The
generation of Φ1 and Φ2 by an on-chip oscillator and logic
gates is shown in Fig 3. The D flip-flop in Fig 3 guarantees a
clock signal with a 50% duty cycle, regardless of the duty
cycle of the input signal. Thus, in the charging phase, Φ1 and
Φ2 are anti-phase and have the same “ON” time in total. The
frequency of the generated clock signal is one half of the
frequency of the oscillator.

ผลลัพธ์ (ไทย) 1:

จาก (1), Istim ที่คงที่และ dV ตัวเก็บประจุการบล็อคค่าเป็นสัดส่วนกับการกระตุ้นรอบ dt ดังนั้น สั้นรอบระยะเวลาการชาร์จทำให้ตัวเก็บประจุขนาดเล็กบล็อก ที่ความคิดพื้นฐานจะแสดง โดย waveforms เวลาใน Fig. 2ซึ่งระยะการชาร์จเสร็จสมบูรณ์ใช้งานได้รับมาโดยการการรวมของสองความถี่สูงเสริมกระแส I1และ I2 ซึ่งสร้างขึ้น โดยนาฬิการะยะ Φ1 และ Φ2 ตามลำดับ Φ3 เป็นระยะ discharging แฝงซึ่งยอดดุลค่าที่ทำ กระตุ้นเศรษฐกิจสมบูรณ์ปัจจุบันรูปคลื่น Istim จะแสดงที่ด้านล่างของ Fig. 2 ที่รุ่น Φ1 และ Φ2 โดยมี oscillator ในชิปและตรรกะประตูจะแสดงในฟิก 3 เครื่อง D ในฟิก 3 รับประกันความสัญญาณนาฬิกากับรอบภาษี 50% โดยหน้าที่วงจรของสัญญาณอินพุต ดังนั้น ในระยะชาร์จ Φ1 และΦ2 มีระยะป้องกัน และมี "บน" รวมเวลา ที่ความถี่ของสัญญาณนาฬิกาที่สร้างขึ้นเป็นหนึ่งครึ่งของความถี่ของ oscillator ที่

ผลลัพธ์ (ไทย) 2:

จาก (1) มี Istim อย่างต่อเนื่องและ DV,
การปิดกั้นตัวเก็บประจุค่าเป็นสัดส่วนกับระยะเวลาการกระตุ้นdt
ดังนั้นสั้นกว่าระยะเวลาการเรียกเก็บเงินนำไปสู่การปิดกั้นตัวเก็บประจุที่มีขนาดเล็ก
แนวคิดพื้นฐานจะแสดงโดยคลื่นระยะเวลาในรูป 2
ที่ขั้นตอนการใช้งานที่สมบูรณ์แบบชาร์จได้มาจากผลรวมของทั้งสองความถี่สูงกระแสเสริม I1 และ I2 ซึ่งถูกสร้างโดยขั้นตอนและนาฬิกาΦ1Φ2ตามลำดับ Φ3เป็นขั้นตอนการปฏิบัติเรื่อย ๆ ในการที่ยอดเงินค่าใช้จ่ายจะประสบความสำเร็จ กระตุ้นสมบูรณ์ในปัจจุบันรูปแบบของคลื่น, Istim จะแสดงที่ด้านล่างของรูป 2. การสร้างและΦ1Φ2โดย oscillator บนชิปและตรรกะประตูจะแสดงในรูปที่ 3 D พลิกล้มเหลวในรูปที่ 3 รับประกันสัญญาณนาฬิกาที่มีรอบการทำงาน50% โดยไม่คำนึงถึงหน้าที่วงจรของการป้อนข้อมูลสัญญาณ. ดังนั้นในระยะที่ชาร์จΦ1และΦ2ต่อต้านเฟสและมีเหมือนกัน "ON" เวลารวม ความถี่ของสัญญาณนาฬิกาที่สร้างขึ้นเป็นเพียงครึ่งหนึ่งของความถี่ของมือดี

ผลลัพธ์ (ไทย) 3:

จาก ( 1 ) พร้อม istim คงที่และ DV , การปิดกั้นตัวเก็บประจุ
ค่าเป็นสัดส่วนกับระยะเวลาการเปลี่ยน . ดังนั้นช่วงเวลาสั้น
ชาร์จทำให้เล็กลงบล็อกตัวเก็บประจุ
ความคิดพื้นฐาน แสดงโดยรูปคลื่นเวลาในรูป 2
ที่สมบูรณ์ใช้งานชาร์จระยะได้
3 สองความถี่สูงและเสริมกระแส , i0
I2 ,ซึ่งถูกสร้างขึ้นโดยขั้นตอนΦΦนาฬิกา 1 และ 2 ตามลำดับ Φ 3 อยู่เรื่อยๆปล่อยเฟสซึ่งสมดุล
ชาร์จได้ กระตุ้นให้กระแสคลื่น istim
, , จะแสดงที่ด้านล่างของรูปที่ 2
Φรุ่น 1 และ 2 โดยบนΦ oscillator และตรรกะ
ประตูเมืองจะแสดงในรูปที่ 3 D ฟลิปฟล็อปในมะเดื่อ 3 รับประกัน
สัญญาณนาฬิกากับ duty cycle 50 %ไม่ว่าหน้าที่
วัฏจักรของสัญญาณ . ดังนั้น ในการΦเฟส 1 และเฟส 2
Φต่อต้านและมีเดียวกัน " ในเวลา " ทั้งหมด
ความถี่ของการสร้างสัญญาณ นาฬิกาเป็นครึ่งหนึ่งของ
ความถี่ออสซิลเลเตอร์ .