every 4 DR cycles is lost at the po

every 4 DR cycles is lost at the point of l2clk–drl2clk
crossing after traversing 24 mm on chip.
c) Placement of the pulses to enable data transfers needs
to meet setup and hold constraints for all conditions of
PVT. This involves creating timing budgets that are used
to drive the static timing analysis (STA) tools, as well as
confirm design points.
In Niagara2, all conditions are satisfied by the generation
and distribution of sync pulses as outlined in Fig. 14. The align
detection block generates an aligned pulse deterministically
using the fact that the reference and CMP clocks are phase
aligned at the PLL due to local feedback. This aligned_A signal
is effectively the output of a digital phase detector, its periodicity
reflecting the common base period of the reference clock.
Aligned_A is then used to track the CMP tree latency using
delayed clocking to arrive at the Clock Control Unit (CCU)
boundary as Aligned_B. Thus, Aligned_A is synchronous to
cmp_pll_clk whereas Algined_B is synchronous to l2clk no
matter what the balanced CMP latency. This is a cheaper
alternative than having the PLL reference clock being sent
out side by side along with the CMP clock. Aligned_A has
one other function of generating a synchronous reset for the

ผลลัพธ์ (ไทย) 1:

DR ทุก 4 รอบจะหายไปในหน้าร้าน l2clk – drl2clkข้ามหลังข้ามสิ่งกีดขวาง 24 มม.บนชิพc) ต้องการโอนย้ายตำแหน่งของพัลส์ที่ให้ข้อมูลเพื่อตอบสนองการตั้งค่า และกดค้างไว้ข้อจำกัดสำหรับเงื่อนไขทั้งหมดของPVT นี้เกี่ยวข้องกับการสร้างงบประมาณเวลาที่ใช้ขับคงช่วงเวลาการวิเคราะห์ (สตา) เครื่องมือ เช่นเป็นยืนยันการออกแบบพอใจใน Niagara2 เงื่อนไขทั้งหมด โดยสร้างและการกระจายของซิงค์กะพริบตามที่ระบุไว้ใน Fig. 14 การจัดตำแหน่งตรวจสอบบล็อกสร้างชีพจรการจัดตำแหน่ง deterministicallyใช้ข้อเท็จจริงที่อ้างอิงและ CMP ตอกบัตรเป็นระยะจัดที่ PLL เนื่องจากภายในผลป้อนกลับ สัญญาณ aligned_A นี้คือผลลัพธ์ของตัวจับระยะดิจิตอล ประจำงวดที่ได้อย่างมีประสิทธิภาพสะท้อนให้เห็นถึงระยะพื้นฐานทั่วไปของนาฬิกาอ้างอิงAligned_A ถูกใช้เพื่อติดตาม CMP ทรีแฝงโดยใช้หน่วงเวลาการตอกบัตรเข้าจะมาถึงที่หน่วยควบคุมนาฬิกา (CCU)ขอบเป็น Aligned_B ดังนั้น Aligned_A เป็นแบบซิงโครนัสเพื่อcmp_pll_clk Algined_B เป็นแบบซิงโครนัสเพื่อ l2clk ไม่เรื่องอะไรที่สมดุล CMP แฝง นี่คือราคาถูกกว่าทางเลือกกว่ามีนาฬิกาอ้างอิง PLL ที่ส่งออกข้างพร้อมกับนาฬิกา CMP มี Aligned_Aฟังก์ชันอื่น ๆ หนึ่งสร้างใหม่แบบซิงโครนัสสำหรับการ

ผลลัพธ์ (ไทย) 2:

ทุก 4 รอบ DR จะหายไปที่จุดของ l2clk-drl2clk
ข้ามหลังภายใน 24 มมบนชิป.
ค)
การจัดตำแหน่งของพัลส์เพื่อให้การถ่ายโอนข้อมูลความต้องการที่จะตอบสนองการติดตั้งและถือข้อจำกัด สำหรับเงื่อนไขทั้งหมดของ
PVT นี้เกี่ยวข้องกับการสร้างงบประมาณระยะเวลาที่ใช้ในการผลักดันการวิเคราะห์ระยะเวลาคงที่ (STA) เครื่องมือเช่นเดียวกับการยืนยันจุดการออกแบบ. ใน Niagara2 เงื่อนไขทั้งหมดมีความพึงพอใจโดยการสร้างและการกระจายของพัลส์ซิงค์ตามที่ระบุไว้ในรูป 14. จัดบล็อกการตรวจสอบสร้างชีพจรชิดdeterministically ใช้ความจริงที่ว่าอ้างอิงและนาฬิกา CMP จะเฟสชิดที่PLL เนื่องจากความคิดเห็นของท้องถิ่น สัญญาณ aligned_A นี้มีประสิทธิภาพการส่งออกของเครื่องตรวจจับเฟสดิจิตอลช่วงที่สะท้อนให้เห็นถึงช่วงเวลาที่ฐานร่วมกันของนาฬิกาอ้างอิง. Aligned_A ที่ใช้แล้วเพื่อติดตามแฝงต้นไม้ CMP ใช้ตอกบัตรล่าช้ามาถึงที่ควบคุมนาฬิกายูนิท(CCU) เขตแดนเป็น Aligned_B ดังนั้น Aligned_A เป็นซิงโครการcmp_pll_clk ในขณะที่มีการซิงโคร Algined_B เพื่อ l2clk ไม่ว่าสิ่งที่สมดุลแฝงซีเอ็มพี นี่คือราคาถูกกว่าทางเลือกกว่ามีนาฬิกาอ้างอิง PLL ถูกส่งออกมาเคียงข้างพร้อมกับนาฬิกาซีเอ็มพี Aligned_A มีหนึ่งฟังก์ชั่นอื่นๆ ของการสร้างการตั้งค่าสำหรับซิงโคร

ผลลัพธ์ (ไทย) 3:

ทุก 4 ดร รอบจะหายไปที่จุดของ l2clk – drl2clk
ข้ามหลังจากประมาณ 24 มม. บนชิป .
c ) ตำแหน่งของชีพจรเพื่อให้ส่งข้อมูลเพื่อตอบสนองความต้องการและข้อจำกัดการถือ

สำหรับเงื่อนไขทั้งหมดของ บริษัท นี้เกี่ยวข้องกับการสร้างเวลา งบประมาณที่ใช้
ขับการวิเคราะห์เวลาคงที่ ( Sta ) เครื่องมือเช่นเดียวกับ
ยืนยันจุดใน niagara2
, ออกแบบเงื่อนไขทั้งหมดพอใจ โดยรุ่น
และการแพร่กระจายของซิงค์ชีพจรตามที่ระบุใน 14 มะเดื่อ . การจัดสร้างเป็นชีพจร
บล็อกการชิด deterministically
ใช้ข้อเท็จจริงที่อ้างอิงและนาฬิกา CMP เป็นเฟส
ชิดที่กำลังเนื่องจากข้อมูลท้องถิ่น นี้ aligned_a สัญญาณ
ได้อย่างมีประสิทธิภาพผลลัพธ์ของเครื่องตรวจจับดิจิตอลของมันอย่าง
สะท้อนให้เห็นถึงฐานของการอ้างอิงนาฬิกาทั่วไป .
aligned_a ใช้แล้วเพื่อติดตามประสิทธิภาพการใช้ต้นไม้จริง
ล่าช้าเข้ามาถึงในการควบคุมนาฬิกาหน่วย ( CCU )
เขตแดนเป็น aligned_b ดังนั้น aligned_a เป็นแบบ

cmp_pll_clk ในขณะที่ algined_b เป็นซิงโครเพื่อ l2clk ไม่
เรื่องสมดุล CMP แฝงอยู่ นี่มันถูกกว่า
ทางเลือกมีอ้างอิง PLL นาฬิกาถูกส่ง
ออกด้านข้างพร้อมกับประสิทธิภาพนาฬิกา aligned_a ได้
หนึ่งฟังก์ชันอื่น ๆ ของการสร้างการตั้งค่าแบบสำหรับ