TCNTn, the counter will miss the co

TCNTn, the counter will miss the compare match. The counter will then have to count to its maximum
value (0xFFFF) and wrap around starting at 0x0000 before the compare match can occur.
In many cases this feature is not desirable. An alternative will then be to use the fast PWM mode
using OCRnA for defining TOP (WGMn3:0 = 15) since the OCRnA then will be double buffered.
For generating a waveform output in CTC mode, the OCnA output can be set to toggle its logical
level on each compare match by setting the Compare Output mode bits to toggle mode
(COMnA1:0 = 1). The OCnA value will not be visible on the port pin unless the data direction for
the pin is set to output (DDR_OCnA = 1). The waveform generated will have a maximum frequency
of fOCnA = fclk_I/O/2 when OCRnA is set to zero (0x0000). The waveform frequency is
defined by the following equation:
The N variable represents the prescaler factor (1, 8, 64, 256, or 1024).
As for the Normal mode of operation, the TOVn Flag is set in the same timer clock cycle that the
counter counts from MAX to 0x0000.
17.9.3 Fast PWM Mode
The fast Pulse Width Modulation or fast PWM mode (WGMn3:0 = 5, 6, 7, 14, or 15) provides a
high frequency PWM waveform generation option. The fast PWM differs from the other PWM
options by its single-slope operation. The counter counts from BOTTOM to TOP then restarts
from BOTTOM. In non-inverting Compare Output mode, the Output Compare (OCnx) is cleared
on the compare match between TCNTn and OCRnx, and set at BOTTOM. In inverting Compare
Output mode output is set on compare match and cleared at BOTTOM. Due to the single-slope
operation, the operating frequency of the fast PWM mode can be twice as high as the phase correct
and phase and frequency correct PWM modes that use dual-slope operation. This high
frequency makes the fast PWM mode well suited for power regulation, rectification, and DAC
applications. High frequency allows physically small sized external components (coils, capacitors),
hence reduces total system cost.
The PWM resolution for fast PWM can be fixed to 8-bit, 9-bit, or 10-bit, or defined by either ICRn
or OCRnA. The minimum resolution allowed is 2-bit (ICRn or OCRnA set to 0x0003), and the
maximum resolution is 16-bit (ICRn or OCRnA set to MAX). The PWM resolution in bits can be
calculated by using the following equation:
In fast PWM mode the counter is incremented until the counter value matches either one of the
fixed values 0x00FF, 0x01FF, or 0x03FF (WGMn3:0 = 5, 6, or 7), the value in ICRn (WGMn3:0 =
14), or the value in OCRnA (WGMn3:0 = 15). The counter is then cleared at the following timer
clock cycle. The timing diagram for the fast PWM mode is shown in Figure 17-7 on page 151.
The figure shows fast PWM mode when OCRnA or ICRn is used to define TOP. The TCNTn
value is in the timing diagram shown as a histogram for illustrating the single-slope operation.
The diagram includes non-inverted and inverted PWM outputs. The small horizontal line marks
on the TCNTn slopes represent compare matches between OCRnx and TCNTn. The OCnx
Interrupt Flag will be set when a compare match occurs.

ผลลัพธ์ (ไทย) 1:

TCNTn เคาน์เตอร์ที่จะพลาดการจับคู่เปรียบเทียบ ตัวนับจากนั้นจะมีการนับสูงสุดค่า (0xFFFF) และตัดรอบเริ่มต้นที่ 0x0000 ก่อนการจับคู่เปรียบเทียบสามารถเกิดขึ้นได้ในหลายกรณี คุณลักษณะนี้จะไม่ต้อง จากนั้นจะมีทางเลือกใช้โหมด PWM ได้อย่างรวดเร็วใช้ OCRnA ในการกำหนดด้านบน (WGMn3:0 = 15) เนื่องจาก OCRnA แล้วจะคู่ bufferedสำหรับการสร้างผลลัพธ์รูปคลื่นในโหมด CTC พุ OCnA สามารถตั้งค่าสลับของตรรกะระดับในการจับคู่เปรียบเทียบแต่ละโดยการตั้งค่าบิตโหมดแสดงผลการเปรียบเทียบเพื่อสลับโหมด(COMnA1:0 = 1) ค่า OCnA จะไม่เห็นบนขาพอร์ตเว้นแต่ว่าทิศทางข้อมูลสำหรับpin ถูกตั้งค่าให้แสดงผล (DDR_OCnA = 1) รูปคลื่นที่สร้างขึ้นจะมีความถี่สูงสุดของ fOCnA = fclk_I/O/2 เมื่อ OCRnA ถูกตั้งค่าเป็นศูนย์ (0x0000) รูปคลื่นความถี่กำหนด โดยสมการต่อไปนี้:ตัวแปร N แทนตัว prescaler (1, 8, 64, 256 หรือ 1024)ขณะที่ในโหมดปกติของการดำเนินงาน ธง TOVn ถูกตั้งค่าในนาฬิกาจับเวลาเดียวกัน รอบที่เคาน์เตอร์นับจาก MAX 0x000017.9.3 โหมด PWM รวดเร็วเอ็มกว้างชีพจรเร็วหรือโหมด PWM (WGMn3:0 = 5, 6, 7, 14 หรือ 15) ให้ความรูปคลื่นความถี่สูง PWM สร้างเลือก PWM รวดเร็วแตกต่างจาก PWM อื่น ๆตัวเลือกการดำเนินการของความชันเดียว ตัวนับนับจากล่างสุดแล้วเริ่มระบบใหม่จากด้านล่าง ในโหมดแสดงผลการเปรียบเทียบไม่ได้สีตรงกันข้าม ล้างผลผลิตเปรียบเทียบ (OCnx)ในการเปรียบเทียบตรงกับระหว่าง TCNTn และ OCRnx และตั้งค่าที่ด้านล่าง ในการเปรียบเทียบที่สีตรงกันข้ามการแสดงผลโหมดออกตั้งบนจับคู่เปรียบเทียบ และล้างด้าน เนื่องจากความชันเดียวการดำเนินการ ความถี่ของการปฏิบัติของโหมด PWM รวดเร็วสามารถสองสูงเป็นระยะที่ถูกต้องและเฟสและความถี่ในโหมด PWM ที่ใช้แบบสอง-ทางดำเนินการแก้ไข สูงนี้ความถี่ทำให้โหมด PWM รวดเร็วเหมาะสำหรับการควบคุมพลังงาน กำหนด และ DACใช้งาน ความถี่สูงช่วยให้ร่างกายเล็กขนาดส่วนประกอบภายนอก (ขดลวด ตัวเก็บประจุ),จึง ช่วยลดต้นทุนระบบทั้งหมดสามารถคงความละเอียด PWM สำหรับ PWM รวดเร็ว 8 บิต บิต 9, 10 บิต หรือกำหนด โดย ICRn ใดหรือ OCRnA ความละเอียดต่ำสุดที่อนุญาตคือ 2 บิต (ICRn หรือ OCRnA ตั้งค่าเป็น 0x0003), และความละเอียดสูงสุดได้ 16 บิต (ICRn หรือ OCRnA ตั้งค่าสูงสุด) ความละเอียดของ PWM ในบิตสามารถคำนวณ โดยใช้สมการต่อไปนี้:ในโหมด PWM ตัวนับเพิ่มขึ้นจนกว่าค่าเคาน์เตอร์ตรงกับอย่างใดอย่างหนึ่งของการคงค่า 0x00FF, 0x01FF หรือ 0x03FF (WGMn3:0 = 5, 6 หรือ 7), ค่าใน ICRn (WGMn3:0 =14), หรือค่าใน OCRnA (WGMn3:0 = 15) ตัวนับแล้วยกเลิกเลือกในเวลาต่อไปนี้วงจรนาฬิกา ไดอะแกรมเวลาในโหมด PWM จะแสดงในรูปที่ 17-7 หน้า 151ตัวเลขแสดงโหมด PWM เมื่อใช้ OCRnA หรือ ICRn เพื่อกำหนดด้านบน TCNTnค่าที่อยู่ในไดอะแกรมเวลาแสดงเป็นฮิสโตแกรมสำหรับการแสดงการเดี่ยวลาดไดอะแกรมมี กลับไม่ใช่ และกลับแสดงผล PWM เครื่องหมายเส้นแนวนอนขนาดเล็กบนลาด TCNTn แสดงการเปรียบเทียบแข่งขันระหว่าง OCRnx และ TCNTn OCnxขัดจังหวะจะถูกตั้งค่าสถานะเมื่อเกิดการจับคู่เปรียบเทียบ

ผลลัพธ์ (ไทย) 2:

TCNTn, เคาน์เตอร์จะพลาดการจับคู่เปรียบเทียบ นับจากนั้นจะมีการนับถึงสูงสุด
มูลค่า (0xFFFF) และห่อรอบเริ่มต้นที่ 0x0000 ก่อนที่จะจับคู่เปรียบเทียบสามารถเกิดขึ้นได้.
ในหลายกรณีคุณลักษณะนี้ไม่พึงประสงค์ ทางเลือกที่จะให้ใช้งานได้อย่างรวดเร็วโหมด PWM
OCRnA ใช้สำหรับการกำหนด TOP (WGMn3: 0 = 15). ตั้งแต่ OCRnA แล้วจะเป็นคู่บัฟเฟอร์
สำหรับการสร้างการส่งออกรูปแบบของคลื่นในโหมด CTC, เอาท์พุท Ocna สามารถตั้งค่าเพื่อสลับของ ตรรกะ
ระดับในแต่ละเปรียบเทียบการแข่งขันโดยการตั้งค่าเปรียบเทียบบิตโหมดเอาท์พุทเพื่อสลับโหมด
(COMnA1: 0 = 1) ค่า Ocna จะไม่สามารถมองเห็นได้บนขาพอร์ตเว้นแต่ทิศทางข้อมูลสำหรับ
ขามีการตั้งค่าการส่งออก (DDR_OCnA = 1) รูปแบบของคลื่นที่สร้างขึ้นจะมีความถี่สูงสุด
ของ fOCnA = fclk_I / O / 2 เมื่อ OCRnA ถูกกำหนดเป็นศูนย์ (0x0000) รูปแบบของคลื่นความถี่ที่ถูก
กำหนดโดยสมการต่อไปนี้
แสดงให้เห็นถึงตัวแปรที่ยังไม่มีปัจจัย prescaler (1, 8, 64, 256, หรือ 1024).
ในฐานะที่เป็นโหมดปกติของการดำเนินงานธงประจำ TOVn ตั้งอยู่ในวงจรนาฬิกาจับเวลาเดียวกันกับที่
. นับจากเคาน์เตอร์ MAX เพื่อ 0x0000
17.9.3 PWM ในโหมดรวดเร็ว
อย่างรวดเร็วความกว้างพัลส์ Modulation หรือโหมดรวดเร็ว PWM (WGMn3: 0 = 5, 6, 7, 14 หรือ 15) มี
ความถี่สูงรุ่นที่ตัวเลือกรูปแบบของคลื่น PWM รวดเร็ว PWM แตกต่างจาก PWM อื่น ๆ
ตัวเลือกโดยการดำเนินการของความลาดชันเดียว นับนับจากล่างขึ้นบนแล้วเริ่ม
จากด้านล่าง ใน Non-Inverting เปรียบเทียบโหมดเอา, เอาท์พุทเปรียบเทียบ (OCnx) จะถูกล้าง
บนเปรียบเทียบการแข่งขันระหว่าง TCNTn และ OCRnx และการตั้งค่าที่ด้านล่าง ใน inverting เปรียบเทียบ
ผลผลิตโหมดเอาการตั้งค่าในการแข่งขันการเปรียบเทียบและล้างที่ด้านล่าง เนื่องจากความลาดชันเดียว
ดำเนินงานความถี่การดำเนินงานของโหมดรวดเร็ว PWM สามารถเป็นสองเท่าสูงเป็นขั้นตอนที่ถูกต้อง
และเฟสและความถี่โหมด PWM ที่ถูกต้องที่ใช้การดำเนินการคู่ลาด นี้สูง
ความถี่ทำให้โหมด PWM รวดเร็วเหมาะสำหรับการควบคุมไฟ, การแก้ไขและ DAC
การใช้งาน ความถี่สูงช่วยให้ร่างกายเล็ก ๆ องค์ประกอบภายนอกขนาด (ขดลวดตัวเก็บประจุ)
จึงช่วยลดค่าใช้จ่ายของระบบทั้งหมด.
มติ PWM สำหรับ PWM รวดเร็วสามารถแก้ไขได้ถึง 8 บิต, 9 บิตหรือ 10 บิตหรือกำหนดโดยทั้ง ICRn
หรือ OCRnA . ความละเอียดต่ำสุดที่อนุญาตคือ 2 บิต (ICRn หรือ OCRnA ตั้งค่าให้ 0x0003) และ
ความละเอียดสูงสุดคือ 16 บิต (ICRn หรือ OCRnA ตั้งค่าให้สูงสุด) ความละเอียด PWM ในบิตสามารถ
คำนวณโดยใช้สมการต่อไปนี้:
ในโหมด PWM รวดเร็วเคาน์เตอร์จะเพิ่มขึ้นจนถึงค่าตัวนับตรงกับคนใดคนหนึ่งของ
ค่าคงที่ 0x00FF, 0x01FF หรือ 0x03FF (WGMn3: 0 = 5, 6, 7 หรือ ) ค่าใน ICRn (WGMn3: 0 =
14) หรือค่าใน OCRnA (WGMn3: 0 = 15) เคาน์เตอร์จะถูกล้างแล้วที่จับเวลาต่อ
รอบสัญญาณนาฬิกา แผนภาพระยะเวลาสำหรับโหมด PWM รวดเร็วแสดงในรูปที่ 17-7 ในหน้า 151.
รูปที่แสดงให้เห็นอย่างรวดเร็วโหมด PWM เมื่อ OCRnA หรือ ICRn ถูกนำมาใช้ในการกำหนด TOP TCNTn
ค่าในแผนภาพระยะเวลาแสดงเป็น histogram สำหรับการดำเนินงานที่แสดงความลาดชันเดียว.
แผนภาพรวมถึงการที่ไม่คว่ำและคว่ำผล PWM เครื่องหมายเส้นแนวนอนขนาดเล็ก
บนเนินเขาเป็นตัวแทน TCNTn เปรียบเทียบจับคู่กันระหว่าง OCRnx และ TCNTn OCnx
ธงประจำขัดจังหวะจะถูกตั้งค่าเมื่อเปรียบเทียบการแข่งขันที่เกิดขึ้น

ผลลัพธ์ (ไทย) 3:

tcntn ตัวนับจะคิดถึงการเปรียบเทียบราคา . เคาน์เตอร์จะต้องนับมูลค่าสูงสุด
( 0xffff ) และตัดรอบ ๆ เริ่มต้นที่ 0x0000 ก่อนเปรียบเทียบราคาสามารถเกิดขึ้น .
ในหลายกรณีคุณลักษณะนี้เป็นที่ไม่พึงประสงค์ ทางเลือกแล้วจะใช้ PWM โดยใช้โหมดได้อย่างรวดเร็ว
ocrna สําหรับการกําหนดด้านบน ( wgmn3:0 = 15 ) ตั้งแต่ ocrna จากนั้นจะเป็นคู่
2 .สำหรับการสร้างสัญญาณเอาท์พุตในโหมด CTC , ocna ออกสามารถตั้งค่าสลับของตรรกะ
ระดับในแต่ละเปรียบเทียบราคาโดยการตั้งค่าโหมดการส่งออกเปรียบเทียบบิตเพื่อสลับโหมด
( comna1:0 = 1 ) ค่า ocna จะไม่ปรากฏบนพอร์ตพินนอกจากทิศทางข้อมูล
pin ตั้งค่า output ( ddr_ocna = 1 ) สัญญาณที่สร้างขึ้นจะมี
ความถี่สูงสุดของ focna = fclk_i / o / 2 เมื่อ ocrna ตั้งศูนย์ ( 0x0000 ) สัญญาณความถี่ที่กำหนดโดยสมการต่อไปนี้ :

n ตัวแปร หมายถึง ปัจจัยปรีสเกลเลอร์ ( 1 , 8 , 64 , 256 , หรือ 1024 ) .
เป็นโหมดปกติของการผ่าตัด ธง tovn ตั้งอยู่ในเดียวกันเวลานาฬิการอบ
เคาน์เตอร์นับจากสูงสุดเพื่อ 0x0000 .
17.9.3 โหมด PWM
รวดเร็วการปรับความกว้างพัลส์อย่างรวดเร็วหรือโหมด PWM อย่างรวดเร็ว ( wgmn3:0 = 5 , 6 , 7 , 14 , 15 ) มีสัญญาณ PWM
ความถี่สูงรุ่นตัวเลือก เตอร์อย่างรวดเร็ว แตกต่างจากอื่น ๆโดยการเอียงของ PWM
ตัวเลือกเดียว เคาน์เตอร์นับจากล่างขึ้นบนแล้วเริ่มใหม่
จากด้านล่าง ไม่กลับหัวเปรียบเทียบโหมด output , output เปรียบเทียบ ( ocnx ) เคลียร์
ในการเปรียบเทียบราคาระหว่าง tcntn และ ocrnx และตั้งที่ด้านล่าง ในโหมด output ออกกลับหัวเปรียบเทียบ
ตั้งเปรียบเทียบราคาและการล้างที่ด้านล่าง เนื่องจากการดำเนินงานของ
เดียว , ความถี่ของโหมด PWM อย่างรวดเร็วสามารถเป็นสองเท่าสูงเป็นเฟสและเฟสและความถี่ถูกต้อง
โหมด PWM ที่ถูกต้องและใช้งานของคู่
สูงนี้ความถี่ PWM ให้โหมดได้อย่างรวดเร็วเหมาะสำหรับการควบคุมการแก้ไขพลังงานและการใช้งาน DAC

ความถี่สูงช่วยให้ร่างกายขนาดเล็กองค์ประกอบภายนอก ( ม้วน , capacitors )
จึง ช่วยลดต้นทุนของระบบทั้งหมด เพื่อความรวดเร็ว
PWM PWM สามารถแก้ไขเพื่อ 9-bit 10 บิต 8 บิต หรือ หรือ กำหนด โดยให้ icrn
หรือ ocrna .ความละเอียดขั้นต่ำที่อนุญาตคือ 2-bit ( icrn หรือ ocrna ตั้ง 0x0003 ) และความละเอียดสูงสุด 16 บิต (
icrn หรือ ocrna ตั้งค่า Max ) เตอร์ความละเอียดบิตสามารถ
คำนวณโดยใช้สมการต่อไปนี้ :
ในโหมด PWM อย่างรวดเร็วนับถูกสั่งจนมูลค่านับตรงกับหนึ่งของ
คงที่ค่า 0x00ff 0x01ff , หรือ 0x03ff ( wgmn3:0 = 5 , 6 หรือ 7 ) , ค่าใน icrn ( wgmn3 :0 =
14 ) หรือค่าใน ocrna ( wgmn3:0 = 15 ) นับจากนั้นล้างที่วงจรนาฬิกาจับเวลา
ต่อไปนี้ แผนภาพระยะเวลาสำหรับโหมด PWM อย่างรวดเร็วจะแสดงในรูปที่ 17-7 บนหน้า 151 .
รูปแสดงโหมด PWM อย่างรวดเร็วเมื่อ ocrna หรือ icrn ถูกใช้เพื่อกำหนดด้านบน ค่า tcntn
ใน Timing Diagram แสดงเป็นกราฟเพื่อแสดงการดำเนินงาน
ลาดเดียวแผนภาพรวมและผลผลิตไม่คว่ำแบบ PWM . เส้นแนวนอนขนาดเล็กเครื่องหมาย
บน tcntn ลาดเป็นตัวแทนเปรียบเทียบและตรงกันระหว่าง ocrnx tcntn . การ ocnx
ขัดจังหวะธงจะถูกตั้งค่าเมื่อเปรียบเทียบราคาเกิดขึ้น