Core generators for static generati

Core generators for static generation of cores
Generation of VHDL/Verilog models of placed and routed designs
Component instantiation for using cores in a design

ผลลัพธ์ (ไทย) 1:

เครื่องกำเนิดไฟฟ้าหลักสำหรับการสร้างคงของแกนรุ่นของ VHDL/Verilog แบบที่วางไว้ และส่งออกคอมโพเนนต์ instantiation การใช้แกนในการออกแบบ

ผลลัพธ์ (ไทย) 2:

เครื่องกำเนิดไฟฟ้าหลักสำหรับการผลิตคงที่ของแกน
การสร้างแบบจำลอง VHDL / Verilog ของการออกแบบและวางเส้นทาง
ตัวแทน instantiation สำหรับการใช้แกนในการออกแบบ

ผลลัพธ์ (ไทย) 3:

เครื่องกำเนิดไฟฟ้าสำหรับรุ่นคงที่ของแกนหลักสร้าง Verilog VHDL / รุ่นอยู่และถูกออกแบบส่วนประกอบสำหรับใช้ในการออกแบบแกน instantiation