4.3. Implementation ResultsThe mult

4.3. Implementation Results
The multichannel transmitter controller design has been implemented and the results
have demonstrated. A sine wave and a typical 10 cycle Hann-windowed waveform were
generated and stored in the FPGA BRAM. As shown in Figure 4, when no interpolation
is applied, the waveforms are distorted with a large voltage step between every two
adjacent samples. When the interpolation rate is x2, one sample is added between each
two samples. Further more, when the interpolation rate is x16, 15 additional samples are
added between each initial point and the waveforms are much smother. Because the
interpolation is done by the internal filter of the DAC, the number of samples required
to be stored in the FPGA BRAM is unchanged, yet the waveform achieved is as good as
what could be generated from 16 times more samples requiring 16 times more memory
locations without interpolation.

ผลลัพธ์ (ไทย) 2:

4.3 ผลการดำเนินงาน
การออกแบบเครื่องส่งสัญญาณหลายช่องควบคุมได้รับการดำเนินการและผลที่
ได้แสดงให้เห็น คลื่นไซน์และทั่วไป 10 วงจรสัญญาณ Hann-หน้าต่างถูก
สร้างขึ้นและเก็บไว้ใน FPGA BRAM ดังแสดงในรูปที่ 4 เมื่อไม่มีการแก้ไข
ถูกนำไปใช้รูปคลื่นที่บิดเบี้ยวด้วยขั้นตอนแรงดันไฟฟ้าขนาดใหญ่ระหว่างทุกสอง
ตัวอย่างที่อยู่ติดกัน เมื่ออัตราการแก้ไขเป็น x2 ซึ่งเป็นหนึ่งในตัวอย่างที่ถูกเพิ่มระหว่างกัน
ทั้งสองตัวอย่าง เพิ่มเติมมากขึ้นเมื่ออัตราการแก้ไขคือ x16 15 ตัวอย่างเพิ่มเติมจะ
เพิ่มระหว่างแต่ละจุดเริ่มต้นและรูปคลื่นที่มีมากปกคลุม เพราะ
การแก้ไขจะกระทำโดยการกรองภายในของ DAC จำนวนตัวอย่างที่จำเป็น
จะถูกเก็บไว้ใน FPGA BRAM ไม่เปลี่ยนแปลง แต่รูปแบบของคลื่นที่ประสบความสำเร็จเป็นสิ่งที่ดีเป็น
สิ่งที่อาจจะเกิดจากกลุ่มตัวอย่าง 16 ครั้งอื่น ๆ ที่ต้องใช้หน่วยความจำ 16 ครั้งมากขึ้น
สถานที่โดยไม่ต้องแก้ไข

ผลลัพธ์ (ไทย) 3:

4.3 . ผลการดําเนินงาน
หลายช่องส่งสัญญาณควบคุมการออกแบบที่มีการใช้งานและผลลัพธ์
ได้แสดงให้เห็นถึง คลื่นไซน์ และโดยทั่วไปวงจร Hann หน้าต่าง Waveform เป็น
10 สร้างและเก็บไว้ใน FPGA แบรม ดังแสดงในรูปที่ 4 เมื่อไม่มีการแก้ไข
) รูปคลื่นจะผิดเพี้ยนกับขนาดใหญ่แรงดันขั้นตอนระหว่างทุกสอง
ติดกันตัวอย่างเมื่ออัตราการ x2 , ตัวอย่างหนึ่งคือเพิ่มระหว่างแต่ละ
สองตัวอย่าง เพิ่มเติม เมื่อการแก้ไขอัตรา x16 , 15 เพิ่มเติมตัวอย่าง
เพิ่มระหว่างแต่ละเริ่มต้นจุดและรูปจะหาย . เพราะการทำโดย
กรองภายในของเด็ก จำนวนตัวอย่างที่ต้องการ
จะถูกเก็บไว้ใน FPGA ของมีการเปลี่ยนแปลงแต่สัญญาณได้ไม่ดีเท่าที่
สิ่งที่อาจจะสร้างขึ้นจาก 16 ครั้งมากกว่าตัวอย่างที่ต้องการหน่วยความจำ
เพิ่มเติม 16 ครั้งสถานที่โดยไม่สอดแทรก .