The proposed LDPC decoder has a par

The proposed LDPC decoder has a partially parallel
architecture with 16 BNUs, 16 CNUs and exchange messages
with 16 shared memory modules. Each CNU reads the
memory from the address generated by the AGU and
processes the operation. After completing each operation, the
message to be delivered is stored in the same address. It is
crucial for the AGU to generate precise addresses without
causing any memory access conflict. Therefore, we propose a
novel approach which enables us to parallelize processing
with 16 shared memories without any conflict. Also, we
propose a highly efficient AGU design which generates
addresses based on an Index matrix. Furthermore, to support
two data rates with a minimal area overhead, most of the
blocks are reconfigurable so that they can be commonly used
for both modes.

ผลลัพธ์ (ไทย) 1:

ถอดรหัส LDPC เสนอมีขนานบางส่วนสถาปัตยกรรม 16 BNUs, 16 CNUs และแลกเปลี่ยนข้อความกับ 16 โมดูหน่วยความจำที่ใช้ร่วมกัน อ่าน CNU แต่ละหน่วยความจำจากสร้างขึ้น โดย AGU อยู่ และกระบวนการดำเนินงาน หลังจากเสร็จสิ้นการดำเนินงาน การข้อความจะถูกส่งไว้ในอยู่เดียวกัน มันเป็นสิ่งสำคัญสำหรับ AGU เพื่อสร้างที่อยู่ที่ชัดเจนไม่ทำให้เกิดความขัดแย้งในการเข้าถึงหน่วยความจำ ดังนั้น เราเสนอการวิธีนวนิยายซึ่งช่วยให้เรา parallelize ประมวลผลมี 16 ร่วมความทรงจำที่ไม่ มีความขัดแย้ง ยัง เราเสนอออกแบบ AGU มีประสิทธิภาพสูงซึ่งสร้างที่อยู่ตามเมทริกซ์การดัชนี นอกจากนี้ การสนับสนุนข้อมูลราคาถูก มีพื้นที่น้อยที่สุดค่าใช้จ่าย ส่วนใหญ่ของการบล็อกมี reconfigurable เพื่อให้พวกเขาโดยทั่วไปใช้สำหรับทั้งสองโหมด

ผลลัพธ์ (ไทย) 2:

ถอดรหัส LDPC เสนอมีขนานบางส่วน
สถาปัตยกรรมกับ 16 BNUs 16 ข้อความ CNUs และการแลกเปลี่ยน
กับ 16 โมดูลหน่วยความจำที่ใช้ร่วมกัน CNU อ่านแต่ละ
หน่วยความจำจากที่อยู่ที่สร้างขึ้นโดย AGU และ
ประมวลผลการดำเนินงาน หลังจากเสร็จสิ้นการดำเนินการแต่ละ
ข้อความที่จะส่งมอบจะถูกเก็บไว้ในที่อยู่เดียวกัน มันเป็น
สิ่งสำคัญสำหรับ AGU เพื่อสร้างที่อยู่ได้อย่างแม่นยำโดยไม่
ก่อให้เกิดความขัดแย้งของหน่วยความจำเข้าถึงใด ๆ ดังนั้นเราจึงนำเสนอ
แนวทางใหม่ที่ช่วยให้เราสามารถประมวลผลคู่ขนาน
กับ 16 ความทรงจำร่วมกันโดยไม่มีความขัดแย้งใด ๆ นอกจากนี้เรายัง
นำเสนอการออกแบบที่มีประสิทธิภาพสูง AGU ซึ่งจะสร้าง
ที่อยู่บนพื้นฐานของดัชนีเมทริกซ์ นอกจากนี้เพื่อสนับสนุน
สองอัตราการส่งข้อมูลที่มีค่าใช้จ่ายน้อยที่สุดในพื้นที่ส่วนใหญ่ของ
บล็อกมี reconfigurable เพื่อให้พวกเขาสามารถนำมาใช้กันทั่วไป
สำหรับทั้งสองโหมด

ผลลัพธ์ (ไทย) 3:

เสนอ LDPC ถอดรหัสมีสถาปัตยกรรมแบบขนาน
บางส่วนกับ 16 bnus 16 cnus และข้อความแลกเปลี่ยน
16 ใช้โมดูลหน่วยความจำ ผมอ่านแต่ละ
ความทรงจำจากที่อยู่ที่สร้างขึ้นโดย AGU และ
กระบวนการผ่าตัด หลังจากจบแต่ละงาน
ข้อความที่จะส่งจะถูกเก็บไว้ในที่อยู่เดียวกัน มันคือ
สําคัญสําหรับ AGU สร้างที่อยู่แม่นยำโดยไม่
ก่อให้เกิดการเข้าถึงหน่วยความจำความขัดแย้ง ดังนั้นเราจึงเสนอแนวทางใหม่ซึ่งช่วยให้เรา

parallelize การประมวลผล 16 ความทรงจำร่วมกัน โดยไม่มีความขัดแย้งใด ๆ นอกจากนี้เรา
เสนอที่มีประสิทธิภาพสูงที่ออกแบบสร้าง AGU
ที่อยู่ในดัชนีเมทริกซ์ นอกจากนี้ เพื่อสนับสนุน
2 อัตราข้อมูลที่มีพื้นที่น้อยที่สุด ค่าใช้จ่ายส่วนใหญ่ของ
บล็อก Reconfigurable เพื่อให้พวกเขาสามารถใช้ทั่วไป
ทั้งโหมด