Due to a FPGA chip (XCS10) resource

Due to a FPGA chip (XCS10) resource limit, initial
requirements needed to be reduced. Some instructions
were omitted and memory was halved. Additionally, some
optimization techniques needed to be done since initial
design couldn't fit in FPGA chip. Optimization of control
unit was done saving around 7% of gates. By means of
hand floorplanning and routing of critical clock signals
design was finally fit and worked well in FPGA chip.

ผลลัพธ์ (ไทย) 1:

เนื่องจากการจำกัดทรัพยากร FPGA ชิป (XCS10) เริ่มต้นข้อกำหนดที่ต้องลดลง คำแนะนำบางถูกละไว้ และหน่วยความจำถูกแบ่งครึ่ง นอกจากนี้ บางเทคนิคเพิ่มประสิทธิภาพจำเป็นต้องทำตั้งแต่เริ่มต้นออกแบบไม่เหมาะสมในชิพ FPGA เพิ่มประสิทธิภาพของการควบคุมหน่วยได้ทำบันทึกประมาณ 7% ของประตู โดยวิธีของมือ floorplanning และเส้นทางของสัญญาณนาฬิกาที่สำคัญออกแบบได้สุดท้ายพอดี และทำดีในชิพ FPGA

ผลลัพธ์ (ไทย) 2:

เนื่องจากชิป FPGA (XCS10) วงเงินทรัพยากรเริ่มต้น
ความต้องการจำเป็นที่จะลดลง คำแนะนำบางส่วน
ถูกมองข้ามและหน่วยความจำถูกลดลงครึ่งหนึ่ง นอกจากนี้บางส่วน
เทคนิคการเพิ่มประสิทธิภาพจำเป็นต้องทำตั้งแต่เริ่มต้น
การออกแบบอาจจะไม่เหมาะสมในชิป FPGA การเพิ่มประสิทธิภาพของการควบคุม
หน่วยที่ทำประหยัดประมาณ 7% ของประตู โดยวิธีการ
floorplanning มือและการกำหนดเส้นทางของสัญญาณนาฬิกาที่สำคัญ
การออกแบบในที่สุดก็พอดีและทำงานได้ดีในชิป FPGA

ผลลัพธ์ (ไทย) 3:

เนื่องจากเป็น FPGA ชิป ( xcs10 ) จำกัดทรัพยากรเริ่มต้น
ต้องการจะลดลง คำแนะนำ
ตัดและหน่วยความจำก็ลดลง นอกจากนี้บาง
เทคนิคที่เหมาะสมควรทำตั้งแต่ยังเริ่มต้นออกแบบ
ไม่พอใน FPGA ชิป หน่วยเพิ่มประสิทธิภาพการควบคุม
าประหยัดประมาณ 7 % ของประตู โดย
มือ floorplanning และเส้นทางของสัญญาณวิกฤต
นาฬิกาการออกแบบสุดท้ายพอดี และทำงานได้ดีใน FPGA ชิป