Once both channels are configured,

Once both channels are configured, they are enabled, a SPI DMA request is made, and finally the code waits for a completion flag. Notice that in this implementation, the processor sets up the transfer and then waits for completion, but this still involves busy waiting. An alternative approach (not considered here) is to enable a DMA interrupt and define an appropriate handler (e.g. DM1_Channel1_IRQHandler). The main code could then return and await an appropriate completion event. I postpone discussion of such an architecture until I have the opportunity to introduce an RTOS

ผลลัพธ์ (ไทย) 1:

เมื่อกำหนดค่าทั้งสองช่อง จะเปิดใช้งาน ทำคำ SPI DMA และสุดท้าย รหัสรอค่าสถานะเสร็จสมบูรณ์ สังเกตว่า ในงานนี้ ตัวประมวลผลการตั้งการโอนย้าย และรอเสร็จสมบูรณ์ แต่นี้ยังเกี่ยวข้องกับรอว่าง วิธีการอื่น (ไม่ถือนี่) จะเปิดใช้งานการขัดจังหวะการ DMA และกำหนดตัวจัดการที่เหมาะสม (เช่น DM1_Channel1_IRQHandler) รหัสหลักสามารถกลับแล้ว และรอเหตุการณ์ความสมบูรณ์ที่เหมาะสม ฉันเลื่อนสนทนาของสถาปัตยกรรมดังกล่าวจนกว่าจะมีโอกาสที่จะแนะนำ RTOS

ผลลัพธ์ (ไทย) 2:

เมื่อช่องทางทั้งมีการกำหนดค่าที่พวกเขาจะเปิดใช้งาน DMA ขอ SPI จะทำและในที่สุดรหัสรอธงเสร็จสิ้น ขอให้สังเกตว่าในการดำเนินการนี​​้โปรเซสเซอร์ตั้งค่าการถ่ายโอนแล้วรอให้เสร็จสิ้น แต่ยังคงเกี่ยวข้องกับการรอคอยที่ไม่ว่าง วิธีทางเลือก (ไม่ถือว่านี่) เพื่อให้ขัดจังหวะ DMA และกำหนดจัดการที่เหมาะสม (เช่น DM1_Channel1_IRQHandler) รหัสหลักจากนั้นจะกลับมาและรอคอยการแข่งขันเสร็จสิ้นที่เหมาะสม ฉันเลื่อนการอภิปรายของสถ​​าปัตยกรรมดังกล่าวจนกว่าฉันจะมีโอกาสที่จะแนะนำ RTOS

ผลลัพธ์ (ไทย) 3:

เมื่อทั้งสองช่องทางมีการกำหนดค่าที่พวกเขาจะเปิดใช้งาน , SPI DMA คนขอ และสุดท้ายรหัสจะรอให้เสร็จสิ้นธง สังเกตว่า ในการดำเนินงานนี้ การประมวลผลชุด โอนแล้ว รอเสร็จ แต่นี้ยังเกี่ยวข้องกับยุ่งรอ ทางเลือก ( ไม่ถือว่าที่นี่ ) เพื่อใช้ DMA ขัดจังหวะและกำหนดผู้ดูแลที่เหมาะสม ( เช่นdm1_channel1_irqhandler ) รหัสหลักแล้วสามารถกลับไปรอคอยเหตุการณ์ที่เหมาะสมเสร็จสมบูรณ์ ฉันเลื่อนการอภิปราย เช่น สถาปัตยกรรม จนกระทั่งผมได้มีโอกาสแนะนำให้ RTOS