This paper describes the architectu

This paper describes the architecture of a novel, internally multiprocessing, single chip VSP. The limitations of extended DSP architectures and conventional array processors are discussed in the context of the functional domains for image processing, coding and computer vision. Integration of a novel array processing core together with a RISC processor and intelligent memory management processor provide flexibility. The core architecture is a new enhanced array processor whose key features are: 2 bit datapath, dual processor mesh connected array planes and combined SIMD/systolic functionality. The core is optimised for 2D windowed operations, particularly 2D MAC and transforms. The device is expected to operate at 80 MHz on low voltage silicon and deliver in excess of 3 G Op s-1 in any target application

ผลลัพธ์ (ไทย) 1:

เอกสารนี้อธิบายถึงสถาปัตยกรรมของนวนิยาย เดี่ยว multiprocessing ภายในชิป VSP ข้อจำกัดของแบบขยายสถาปัตยกรรม DSP และโปรเซสเซอร์เรย์ทั่วไปจะกล่าวถึงในบริบทของโดเมนทำงานสำหรับภาพประมวลผล การเขียนโค้ด และคอมพิวเตอร์วิชั่น รวมของอาร์เรย์นวนิยายประมวลผลหลักพร้อมกับตัวประมวลผล RISC และประมวลการจัดการหน่วยความจำอัจฉริยะให้ความยืดหยุ่น ประมวลผลเพิ่มแถวใหม่จะมีลักษณะเป็นสถาปัตยกรรมหลัก: 2 บิต datapath ตาข่ายสองหน่วยประมวลผลเชื่อมต่อเครื่องบินอาร์เรย์ และรวมฟังก์ชัน SIMD/systolic หลักคือเหมาะสำหรับงานกราฟฟิกงาน 2D เรียง 2D โดยเฉพาะ MAC และการแปลง อุปกรณ์คาดว่าจะทำงานที่ 80 MHz บนซิลิคอนแรงดันต่ำ และส่งมอบเกินกว่า 3 G s-1 Op ในโปรแกรมประยุกต์เป้าหมาย

ผลลัพธ์ (ไทย) 2:

กระดาษนี้จะอธิบายสถาปัตยกรรมของนวนิยายที่ภายในหลายตัว, วีเอสพีชิปตัวเดียว ข้อ จำกัด ของสถ​​าปัตยกรรม DSP ขยายและการประมวลผลอาร์เรย์ธรรมดาที่จะกล่าวถึงในบริบทของโดเมนการทำงานสำหรับการประมวลผลภาพและวิสัยทัศน์การเขียนโปรแกรมคอมพิวเตอร์ บูรณาการของการประมวลผลอาร์เรย์นวนิยายหลักร่วมกับหน่วยประมวลผล RISC และประมวลผลหน่วยความจำที่ชาญฉลาดในการจัดการให้มีความยืดหยุ่น สถาปัตยกรรมหลักเป็นหน่วยประมวลผลอาร์เรย์ที่เพิ่มขึ้นใหม่ที่มีคุณสมบัติที่สำคัญคือ: 2 DataPath บิตตาข่ายประมวลผลแบบ dual เชื่อมต่อเครื่องบินอาร์เรย์และรวม SIMD / ฟังก์ชั่นซิสโตลิ หลักมีการเพิ่มประสิทธิภาพในการดำเนินงานหน้าต่าง 2D โดยเฉพาะอย่างยิ่ง 2D MAC และการแปลง อุปกรณ์ที่คาดว่าจะทำงานที่ 80 MHz ในซิลิกอนแรงดันต่ำและส่งมอบในส่วนที่เกินจาก 3 G Op s-1 ในการประยุกต์ใช้เป้าหมายใด ๆ

ผลลัพธ์ (ไทย) 3:

บทความนี้อธิบายถึงสถาปัตยกรรมของหน่วยประมวลผลหลายตัวเสมอ นวนิยาย , ภายใน , ชิปเดียว ข้อจำกัดของการขยายแบบสถาปัตยกรรมและแบบอาร์เรย์ ( จะกล่าวถึงในบริบทของโดเมนฟังก์ชันสำหรับการประมวลผลภาพ , การเข้ารหัสและวิสัยทัศน์คอมพิวเตอร์รวมนวนิยายเรย์การประมวลผลหลักด้วยกันกับ RISC Processor และประมวลผลการจัดการหน่วยความจำฉลาดให้ความยืดหยุ่น แกนเป็นสถาปัตยกรรมใหม่เพิ่มหน่วยประมวลผลที่มีอาร์เรย์คีย์คุณลักษณะ : 1 บิต datapath , Dual Processor ตาข่ายเชื่อมอาร์เรย์เครื่องบินและรวม simd / systolic การทํางาน หลักที่ดีที่สุดสำหรับการดำเนินงานหน้าต่าง 2D ,โดยเฉพาะ 2 มิติ Mac และแปลงร่างได้ อุปกรณ์ที่คาดว่าจะใช้งานที่แรงดันต่ำ 80 MHz ในซิลิคอนและส่งเกิน 3 g OP ที่สุดในโปรแกรมเป้าหมายใด ๆ