To insert pipeline stages, describe

To insert pipeline stages, describe the necessary registers in your HDL code and place them after any multipliers, then set the “Multiplier Style (MULT_STYLE)” constraint to pipe_lut. If the target is a Virtex-4 or Virtex-5 device, and implementation of a multiplier requires multiple DSP48 blocks, XST can pipeline this implementation as well. Set “Multiplier Style (MULT_STYLE)” for this instance to pipe_block

ผลลัพธ์ (ไทย) 1:

การแทรกขั้นตอนท่อ อธิบายการลงทะเบียนที่จำเป็นในรหัส HDL ของคุณ และวางไว้หลังตัวคูณใด ๆ แล้วตั้งค่าข้อจำกัด "คูณลักษณะ (MULT_STYLE) " pipe_lut ถ้าเป้าหมายคือ อุปกรณ์ Virtex-4 หรือ Virtex 5 และดำเนินการการคูณต้องใช้บล็อก DSP48 หลาย XST สามารถท่อใช้งานนี้เช่นกัน "คูณลักษณะ (MULT_STYLE) " การตั้งค่าสำหรับอินสแตนซ์นี้จะ pipe_block

ผลลัพธ์ (ไทย) 2:

ขั้นตอนในการใส่ท่ออธิบายลงทะเบียนที่จำเป็นในรหัส HDL และวางพวกเขาหลังจากที่คูณใด ๆ แล้วตั้ง "คูณสไตล์ (MULT_STYLE)" ข้อ จำกัด ในการ pipe_lut ถ้าเป้าหมายเป็นอุปกรณ์ Virtex-4 หรือ Virtex-5 และการดำเนินงานของคูณจำเป็นต้องใช้บล็อก DSP48 หลาย XST สามารถท่อการดำเนินงานนี้เช่นกัน Set "คูณสไตล์ (MULT_STYLE)" เช่นนี้เพื่อ pipe_block

ผลลัพธ์ (ไทย) 3:

ขั้นตอนการใส่ท่อ อธิบายการลงทะเบียนที่จำเป็นในรหัส HDL ของคุณและสถานที่ที่พวกเขาหลังจากที่ตัวคูณแล้วชุดรูปแบบ " ตัวคูณ ( mult_style ) " ข้อจำกัด pipe_lut . ถ้าเป้าหมายคืออุปกรณ์ virtex-4 หรือ virtex-5 และใช้ตัวคูณต้องบล็อก dsp48 หลาย xst สามารถส่งงานนี้เช่นกัน ชุดสไตล์ " ตัวคูณ ( mult_style ) " ตัวอย่างนี้จะ pipe_block