Niagara2 has several DFT features t

Niagara2 has several DFT features to aid testing and debug.
Since almost all the physical I/Os on Niagara2 consist of
SerDes, functional testing of the Core presents several challenges.
For one, SerDes link speeds are higher than what
most standard testers can handle. Also, standard testers lack
the intelligence required for SerDes protocol-level testing.
Regular shmoos fail due to the inherent in-determinism caused
by unknown phase alignment of the SerDes. A deterministic
test mode (DTM) was added in Niagara2 specifically to solve
this problem. In addition, Niagara2 has a dedicated debug
port (168-pin non-SerDes-based I/Os) which has the ability
to monitor various on-chip signals to help testing and debug.
All except a few flops in Niagara2 are connected in 1 of 32
scan chains to enable ATPG and SCAN testing. All RAM and
CAM arrays in Niagara2 are testable using MBIST and Direct Memory Observe (DMO) using Macrotest. DMO reduces test
time by enabling fast bit-mapping required for array repair. The
Transition Test technique is used for speed testing of targeted
critical paths. SERDES designs incorporate external, internal,
and pad loopback capabilities to enable their testing. Architecture
design enables use of 8 SPCs and/or L2 cache banks.
This has proved to be a valuable feature for Niagara2 because
it has shortened our debug cycle by making partially functional
die usable. It will also provide an additional advantage of
increasing overall yield by enabling partial core products.

ผลลัพธ์ (ไทย) 1:

Niagara2 มีหลายคุณลักษณะ DFT เพื่อช่วยทดสอบและดีบักเกือบทั้งหมดตั้งแต่ รับเข้าจริงบน Niagara2 ประกอบด้วยSerDes งานทดสอบหลักการนำเสนอความท้าทายหลายหนึ่ง ความเร็วในการเชื่อมโยง SerDes จะสูงกว่าทดสอบมาตรฐานส่วนใหญ่สามารถจัดการ ยัง ทดสอบมาตรฐานขาดปัญญาที่จำเป็นสำหรับการทดสอบระดับการโพรโทคอล SerDesShmoos ปกติสอบโดยธรรมชาติใน-determinism เกิดโดยจัดตำแหน่งไม่ทราบระยะของ SerDes แบบ deterministicมีเพิ่มโหมดทดสอบ (DTM) ใน Niagara2 เพื่อแก้ปัญหาปัญหานี้ นอกจากนี้ Niagara2 มีการตรวจแก้จุดบกพร่องเฉพาะพอร์ต (168 pin ไม่ SerDes-การรับเข้า/ส่งออก) ซึ่งมีความสามารถในการตรวจสอบสัญญาณบนชิต่าง ๆ ที่ช่วยทดสอบและดีบักทั้งหมดยกเว้นรองเท้ากี่ใน Niagara2 มีการเชื่อมต่อใน 1 32การสแกนเครือข่ายเปิดใช้งาน ATPG และสแกนทดสอบ RAM ทั้งหมด และอาร์เรย์ของแคมใน Niagara2 testable ใช้ MBIST โดยตรงหน่วยความจำสังเกต (DMO) ใช้ Macrotest ได้ DMO ลดการทดสอบเวลาการเปิดใช้งานอย่างรวดเร็วบิตแม็ปที่จำเป็นสำหรับซ่อมแซมเรย์ ที่ทดสอบเปลี่ยนเทคนิคใช้สำหรับทดสอบความเร็วของเป้าหมายเส้นทางที่สำคัญ SERDES ออกมาภายนอก ภาย ในและผัดวนความสามารถในการเปิดใช้งานการทดสอบ สถาปัตยกรรมออกแบบให้ใช้ 8 SPCs / L2 แคชธนาคารนี้ได้พิสูจน์ให้ เป็นคุณลักษณะที่มีคุณค่าสำหรับ Niagara2 เนื่องจากจะมีลดลงรอบการตรวจแก้จุดบกพร่องของเรา ด้วยการทำงานบางส่วนตายได้ จะให้มีข้อได้เปรียบของเพิ่มผลผลิตโดยรวม โดยการเปิดใช้งานผลิตภัณฑ์หลักบางส่วน

ผลลัพธ์ (ไทย) 2:

Niagara2 มีคุณสมบัติผิวเผินหลายที่จะช่วยให้การทดสอบและการแก้ปัญหา.
ตั้งแต่เกือบทั้งหมดที่ฉันทางกายภาพ / O ใน Niagara2 ประกอบด้วย
SerDes, การทดสอบการทำงานของแกนนำเสนอความท้าทายหลาย.
สำหรับหนึ่ง SerDes
ความเร็วในการเชื่อมโยงจะสูงกว่าสิ่งที่ทดสอบมาตรฐานส่วนใหญ่สามารถจัดการกับ นอกจากนี้การทดสอบมาตรฐานขาดปัญญาที่จำเป็นสำหรับการ SerDes ทดสอบระดับโปรโตคอล. shmoos ปกติล้มเหลวเนื่องจากโดยธรรมชาติในชะตาที่เกิดจากการจัดตำแหน่งของขั้นตอนที่ไม่รู้จักSerDes กำหนดโหมดการทดสอบ (DTM) ถูกเพิ่มเข้ามาใน Niagara2 เฉพาะในการแก้ปัญหานี้ นอกจากนี้ Niagara2 มีการแก้ปัญหาโดยเฉพาะพอร์ต (168 ขาที่ไม่ SerDes ตาม I / O) ที่มีความสามารถในการตรวจสอบสัญญาณต่างๆบนชิปที่จะช่วยให้การทดสอบและการแก้ปัญหา. ทั้งหมดยกเว้นค่าตัวไม่กี่คนใน Niagara2 มีการเชื่อมต่อ 1 32 เครือข่ายสแกนเพื่อเปิดใช้งาน ATPG SCAN และการทดสอบ RAM และอาร์เรย์CAM ใน Niagara2 มีทดสอบโดยใช้ MBIST และหน่วยความจำโดยตรงสังเกต (DMO) โดยใช้ Macrotest DMO ทดสอบลดเวลาการเปิดใช้งานได้อย่างรวดเร็วโดยบิตแมปที่จำเป็นสำหรับการซ่อมแซมอาร์เรย์ เทคนิคการเปลี่ยนผ่านการทดสอบจะใช้สำหรับการทดสอบความเร็วในการกำหนดเป้าหมายเส้นทางที่สำคัญ SERDES รวมการออกแบบภายนอกภายในและแผ่นความสามารถในการย้อนกลับเพื่อให้สามารถใช้ทดสอบของพวกเขา สถาปัตยกรรมการออกแบบที่ช่วยให้การใช้งานของ 8 SPCS และ / หรือธนาคาร L2 แคช. นี้ได้พิสูจน์แล้วว่าเป็นคุณลักษณะที่มีคุณค่าสำหรับ Niagara2 เพราะจะได้สั้นลงวงจรการแก้ปัญหาของเราโดยการทำงานบางส่วนตายสามารถใช้งานได้ นอกจากนี้ยังจะให้ประโยชน์ที่เพิ่มขึ้นของอัตราผลตอบแทนโดยรวมที่เพิ่มขึ้นด้วยการทำให้ผลิตภัณฑ์หลักบางส่วน

ผลลัพธ์ (ไทย) 3:

niagara2 มีคุณสมบัติ DFT หลายเพื่อช่วยทดสอบและแก้ปัญหา .
ตั้งแต่เกือบทั้งหมดทางกายภาพ I / O ใน niagara2 ประกอบด้วย
นำมาใช้ ทดสอบการทำงานของหลักแสดงความท้าทายหลาย
สำหรับหนึ่งที่นำมาใช้ในการเชื่อมโยงความเร็วจะสูงกว่าสิ่งที่
ทดสอบมาตรฐานส่วนใหญ่สามารถจัดการ ยังขาดมาตรฐานทดสอบสติปัญญาต้องนำมาใช้

โปรโตคอลระดับการทดสอบshmoos ปกติล้มเหลวเนื่องจากสาเหตุที่แท้จริง ในทฤษฏี
โดยแนวของเฟสที่ไม่รู้จักนำมาใช้ . โหมดทดสอบ deterministic
( DTM ) ถูกเพิ่มเข้ามาใน niagara2 เฉพาะเพื่อแก้ไขปัญหานี้
. นอกจากนี้ niagara2 ได้ทุ่มเทแก้ปัญหา
พอร์ต ( 168 pin ไม่นำมาใช้โดย I / O ) ซึ่งมีความสามารถในการตรวจสอบสัญญาณต่าง ๆบน
ช่วยการทดสอบและดีบัก .
ทั้งหมดยกเว้นไม่กี่รองเท้าใน niagara2 เชื่อมกัน 1 32
สแกนโซ่เพื่อให้ atpg และสแกนในการทดสอบ ทั้งหมดกล้องอาร์เรย์ใน RAM และ
niagara2 จะทดสอบได้โดยใช้ mbist และหน่วยความจำโดยตรงสังเกต ( DMO ) ใช้ macrotest . ลดเวลาการทดสอบโดยการเปิดใช้งาน DMO
แผนที่เร็วต้องซ่อมเรย
เปลี่ยนเทคนิคการทดสอบจะใช้สำหรับการทดสอบความเร็วของเส้นทางที่สำคัญเป้าหมาย

นำมาใช้ในการออกแบบรวม ภายนอก ภายใน ความสามารถ
และแผ่นโปรทรอมบิน เพื่อให้ การทดสอบ ของพวกเขา การออกแบบสถาปัตยกรรม
ช่วยให้ใช้ 8 SPCS และ / หรือธนาคารแคช L2 .
นี้ได้พิสูจน์แล้วว่าเป็นคุณลักษณะที่มีคุณค่าสำหรับ niagara2 เพราะ
มันสั้นของเราแก้ปัญหาวงจรโดยการทำบางส่วน การทำงาน
ตายใช้ได้ มันจะให้ประโยชน์เพิ่มเติมของ
การเพิ่มผลผลิตโดยรวม โดยการเปิดใช้งานผลิตภัณฑ์หลักบางส่วน