This paper concerns automatic hardw

This paper concerns automatic hardware synthesis from data flow
graph (DFG) specification for fast HW/SW cosynthesis. A node in
DFG represents a coarse grain block such as FIR and DCT and a
port in a block may consume multiple data samples per invocation,
which distinguishes our approach from behavioral synthesis and
complicates the problem. In the presented design methodology, a
dataflow graph with specified algorithm can be mapped to various
hardware structures according to the resource allocation and
schedule information. This simplifies the management of the
area/performance tradeoff in hardware design and widens the
design space of hardware implementation of a dataflow graph
compared with the previous approaches. Through experiments
with some examples, the usefulness of the proposed technique is
demonstrated.

ผลลัพธ์ (ไทย) 1:

กระดาษนี้เกี่ยวข้องกับการสังเคราะห์ฮาร์ดแวร์โดยอัตโนมัติจากการไหลของข้อมูล ข้อมูลจำเพาะเกี่ยวกับกราฟ (DFG) สำหรับ cosynthesis HW/SW อย่างรวดเร็ว โหนดใน DFG แทนบล็อกเม็ดหยาบเช่นเฟอร์และ DCT และ พอร์ตในบล็อกอาจใช้ตัวอย่างข้อมูลหลายต่อเรียก ที่แตกต่างวิธีการของเราจากพฤติกรรมการสังเคราะห์ และ complicates ปัญหา ในวิธีการออกแบบที่นำเสนอ การ สามารถแม็ป dataflow กราฟกับอัลกอริทึมที่ระบุให้ โครงสร้างฮาร์ดแวร์ตามการจัดสรรทรัพยากร และ ข้อมูลตารางเวลา นี้ช่วยให้ง่ายในการจัดการการ ข้อดีของการตั้ง/ประสิทธิภาพในการออกแบบฮาร์ดแวร์ และ widens ออกแบบพื้นที่ใช้งานฮาร์ดแวร์ของกราฟ dataflow เปรียบเทียบกับวิธีก่อนหน้านี้ ผ่านการทดลอง ตัวอย่าง ประโยชน์ของเทคนิคการนำเสนอเป็น แสดง

ผลลัพธ์ (ไทย) 2:

นี้ความกังวลกระดาษสังเคราะห์ฮาร์ดแวร์โดยอัตโนมัติจากการไหลของข้อมูล
กราฟ (DFG) ข้อกำหนดสำหรับรวดเร็ว HW / SW cosynthesis โหนดใน
DFG หมายถึงบล็อกเม็ดหยาบเช่น FIR และ DCT และ
พอร์ตในบล็อกอาจใช้ข้อมูลตัวอย่างหลายต่อการภาวนา,
ซึ่งแตกต่างจากวิธีการของเราสังเคราะห์พฤติกรรมและ
ความซับซ้อนของปัญหา ในวิธีการออกแบบที่นำเสนอ,
กราฟ dataflow กับขั้นตอนวิธีการที่ระบุสามารถแมปไปต่างๆ
โครงสร้างฮาร์ดแวร์ตามการจัดสรรทรัพยากรและ
ข้อมูลตาราง นี้ช่วยลดความยุ่งยากของการจัดการ
พื้นที่ / แลกเปลี่ยนผลการดำเนินงานในการออกแบบฮาร์ดแวร์และขยาย
พื้นที่ของการดำเนินงานการออกแบบฮาร์ดแวร์ของกราฟ dataflow
เมื่อเทียบกับวิธีการก่อนหน้านี้ ผ่านการทดลอง
กับตัวอย่างบางประโยชน์ของเทคนิคที่นำเสนอมีการ
แสดงให้เห็นถึง

ผลลัพธ์ (ไทย) 3:

บทความนี้เกี่ยวกับการสังเคราะห์ฮาร์ดแวร์โดยอัตโนมัติจากกราฟแสดงการไหลของข้อมูล ( DFG )
สเปคสำหรับ HW / SW cosynthesis อย่างรวดเร็ว . โหนดใน
จะเป็นบล็อกเม็ดหยาบ เช่น เฟอร์ และ DCT และ
พอร์ตในบล็อกอาจใช้หลายข้อมูลตัวอย่างต่อการ
ซึ่งแตกต่างจากการสังเคราะห์วิธีการของเราและพฤติกรรมศาสตร์
มีความซับซ้อนของปัญหา ในการเสนอวิธีการออกแบบ ,
ข้อมูลกราฟกับอัลกอริทึมที่ระบุสามารถแมปไปยังโครงสร้างฮาร์ดแวร์ต่างๆ

ตามการจัดสรรทรัพยากรข้อมูลและตารางเวลา นี้ง่ายการจัดการของพื้นที่ / งานแลกเปลี่ยน

ในการออกแบบฮาร์ดแวร์และ widens พื้นที่ออกแบบการปฏิบัติงานของฮาร์ดแวร์ของข้อมูลกราฟ
เมื่อเทียบกับวิธีก่อนหน้านี้ ผ่านการทดลอง
บางตัวอย่างประโยชน์ของเทคนิคที่นำเสนอเป็น
แสดงให้เห็นถึง