FORWARD ERROR CORRECTIONThe tight r

FORWARD ERROR CORRECTION
The tight requirement of finishing the overall detection within
3 ms poses a significant challenge for executing FEC decoding
within the cloud-platform due to its high complexity. Usually,
FEC decoders are implemented in specialized hardware, such as
application-specific integrated circuit (ASIC) designs or field-programmable
gate array (FPGA) implementations [22]. However,
the introduction of many-core architectures opens new perspectives
for massively parallel implementations. To meet stringent
requirements on data rates, cloud-based FEC decoders will need
to fully exploit the available parallelism of a cloud-computing
platform. In this context, low-density parity check (LDPC) [23]
and turbo codes [24] are two promising candidates because both
allow for accommodating various degrees of parallelization.

ผลลัพธ์ (ไทย) 1:

แก้ไขข้อผิดพลาดที่ไปข้างหน้าความแน่นของการเสร็จสิ้นการตรวจสอบโดยรวมภายใน3 ms ซึ่งทำให้เกิดความท้าทายที่สำคัญสำหรับการดำเนินการถอดรหัส FECภายในเมฆแพลตฟอร์มเนื่องจากความซับซ้อนของสูง มักจะถอดรหัส FEC จะดำเนินในฮาร์ดแวร์เฉพาะ เช่นออกแบบเฉพาะสำหรับโปรแกรมประยุกต์วงจรรวม (ASIC) หรือฟิลด์โปรแกรมประตูใช้งานอาร์เรย์ (FPGA) [22] อย่างไรก็ตามแนะนำหลายหลักสถาปัตยกรรมเปิดมุมมองใหม่สำหรับการใช้งานพร้อมกันอย่างหนาแน่น การเข้มงวดความต้องการข้อมูลราคา เมฆที่ใช้ถอดรหัส FEC จะต้องการใช้ parallelism ว่างของเมฆใช้งานครบครันแพลตฟอร์ม ในบริบทนี้ พาริตี้นความหนาแน่นต่ำตรวจสอบ (LDPC) [23]และรหัสเทอร์โบ [24] ผู้สมัครสัญญาสองเนื่องจากทั้งสองอนุญาตสำหรับรองรับองศาต่าง ๆ ของ parallelization

ผลลัพธ์ (ไทย) 2:

แก้ไขข้อผิดพลาดไปข้างหน้าความต้องการแน่นของการตกแต่งโดยรวมการตรวจสอบภายใน
3 มิลลิวินาทีความท้าทายที่สำคัญสำหรับการดำเนินการถอดรหัส FEC
ภายในเมฆแพลตฟอร์มเนื่องจากความซับซ้อนสูง โดยปกติแล้วถอดรหัส FEC จะดำเนินการในฮาร์ดแวร์เฉพาะเช่นวงจรรวมโปรแกรมเฉพาะ(ASIC) การออกแบบหรือสาขาที่โปรแกรมอาร์เรย์ประตู(FPGA) การใช้งาน [22] อย่างไรก็ตามการแนะนำของสถาปัตยกรรมแบบหลายคอร์เปิดมุมมองใหม่ ๆ สำหรับการใช้งานแบบขนานอย่างหนาแน่น เพื่อตอบสนองความเข้มงวดต้องการอัตราข้อมูลเมฆที่ใช้ถอดรหัส FEC จะต้องใช้ประโยชน์อย่างเต็มที่ขนานที่มีอยู่ของคอมพิวเตอร์เมฆแพลตฟอร์ม ในบริบทนี้มีความหนาแน่นต่ำการตรวจสอบความเท่าเทียมกัน (LDPC) [23] และรหัสเทอร์โบ [24] มีสองผู้สมัครที่มีแนวโน้มเนื่องจากทั้งสองอนุญาตให้มีการรองรับองศาต่างๆของแบบขนาน

ผลลัพธ์ (ไทย) 3:

การแก้ไขข้อผิดพลาดไปข้างหน้า
ความต้องการแน่นจบโดยรวมการตรวจสอบภายใน
3 นางสาว poses ท้าทายสําคัญสําหรับการดําเนินเรื่องการถอดรหัส
ภายในแพลตฟอร์มเมฆเนื่องจากความซับซ้อนสูงของ โดยปกติ
เรื่องถอดรหัสใช้ฮาร์ดแวร์เฉพาะ เช่น
โปรแกรมเฉพาะวงจรรวม ( ASIC ) การออกแบบหรือสาขาโปรแกรม
Gate Array ( FPGA ) การใช้งาน [ 22 ]อย่างไรก็ตาม เบื้องต้นหลายหลักของสถาปัตยกรรม

เปิดมุมมองใหม่สำหรับ Massively ขนานที่ใช้งาน เพื่อตอบสนองความต้องการที่เข้มงวด
อัตราข้อมูลเมฆตามเรื่องถอดรหัสจะต้อง
เต็มที่กดขี่ขูดรีดความใช้ได้ของเมฆคอมพิวเตอร์
แพลตฟอร์ม ในบริบทนี้ ตรวจสอบความหนาแน่นความเท่าเทียมกัน ( LDPC ) [ 23 ]
[ 24 ] และรหัสเทอร์โบเป็นสองสัญญา เพราะทั้ง
ผู้สมัครให้รองรับหลายองศา parallelization ไป .