The communication latency problem i

The communication latency problem is presented with special emphasis on RISC (reduced instruction set computer) based multiprocessors. An interprocessor communication model for parallel programs based on locality is presented. This model enables the programmer to manipulate locality at the language level and to take advantage of currently available system hardware to reduce latency. A hardware node architecture for a latency-tolerant RISC-based multiprocessor, called Seamless, that supports this model, is presented. The Seamless architecture includes the addition of a hardware locality manager to each processing element, as well as an integral runtime environment and compiler

ผลลัพธ์ (ไทย) 1:

นำเสนอปัญหาเวลาแฝงที่สื่อสารกับ RISC เน้นเป็นพิเศษ (คำสั่งลดการตั้งค่าคอมพิวเตอร์) ตามนี้ การนำเสนอแบบจำลองสื่อสาร interprocessor สำหรับโปรแกรมแบบขนานตามท้องถิ่น รุ่นนี้ช่วยให้ผู้เขียนโปรแกรม เพื่อจัดการกับท้องถิ่นในระดับภาษา และ การใช้ประโยชน์จากฮาร์ดแวร์ระบบที่มีอยู่ในปัจจุบันเพื่อลดเวลาแฝง การนำเสนอสถาปัตยกรรมการโหนฮาร์ดแวร์สำหรับการป้องกันความผิดพลาดแฝงใช้ RISC มัลติโปรเซสเซอร์ เรียกว่า Seamless ที่สนับสนุนรูปแบบนี้ สถาปัตยกรรมการจำแนกรวมแห่งผู้จัดการท้องถิ่นฮาร์ดแวร์แต่ละองค์ประกอบประมวลผล การรันไทม์ที่เป็นสภาพแวดล้อมและคอมไพเลอร์

ผลลัพธ์ (ไทย) 2:

ปัญหาความล่าช้าของการสื่อสารที่จะนำเสนอกับเน้นเป็นพิเศษใน RISC (ชุดการเรียนการสอนคอมพิวเตอร์ลดลง) ตามมัลติ รูปแบบการสื่อสาร interprocessor ​​สำหรับโปรแกรมคู่ขนานขึ้นอยู่กับสถานที่ที่จะนำเสนอ รูปแบบนี้จะช่วยให้โปรแกรมเมอร์ในการจัดการท้องถิ่นในระดับภาษาและการใช้ประโยชน์จากฮาร์ดแวร์ของระบบที่มีอยู่ในปัจจุบันเพื่อลดความล่าช้า สถาปัตยกรรมโหนดฮาร์ดแวร์สำหรับความล่าช้าที่ทนต่อมัลติริสก์ตามที่เรียกว่าไม่มีรอยต่อที่สนับสนุนรูปแบบนี้จะนำเสนอ สถาปัตยกรรมแบบไม่มีรอยต่อรวมถึงการเพิ่มของฮาร์ดแวร์ผู้จัดการท้องถิ่นเพื่อการประมวลผลองค์ประกอบแต่ละเช่นเดียวกับสภาพแวดล้อมรันไทม์หนึ่งและคอมไพเลอร์

ผลลัพธ์ (ไทย) 3:

การสื่อสารภายในปัญหาที่นำเสนอ เน้น RISC ( RISC ) ตามมัลติโปรเซสเซอร์ . การ interprocessor การสื่อสารแบบขนานโปรแกรมตามท้องถิ่นเสนอ รูปแบบนี้จะช่วยให้โปรแกรมเมอร์ที่จะจัดการท้องถิ่นในระดับภาษาและการใช้ประโยชน์จากปัจจุบันที่มีอยู่ระบบฮาร์ดแวร์เพื่อลดความล่าช้า .สถาปัตยกรรมโหนดฮาร์ดแวร์ latency ใจกว้าง RISC ใช้มัลติ เรียกว่าไร้รอยต่อที่สนับสนุนรูปแบบนี้นำเสนอ สถาปัตยกรรมแบบรวมเพิ่มของฮาร์ดแวร์ที่ผู้จัดการแต่ละองค์ประกอบการประมวลผล รวมทั้งเป็นสภาพแวดล้อมรันไทม์และตัวแปลภาษา