Current DDR3 SDRAMs have the capabi

Current DDR3 SDRAMs have the capability of placing a rank in low-power mode. It may take as little as one DRAM cycle to place a DDR3 rank in low-power mode [2], however additional timing constraints must typically be met, depending on the DRAM command that is in progress. A rank in low-power mode must be powered back up before it can accept commands. Powering up a rank in DDR3 systems can take anywhere between 4-13 DRAM cycles [2]. Section 5.1 provides more details on the DDR3 DRAM interface that we model.

ผลลัพธ์ (ไทย) 1:

sdrams DDR3 ปัจจุบันมีความสามารถในการวางตำแหน่งในโหมดพลังงานต่ำ มันอาจใช้วงจร DRAM เป็นเพียงหนึ่งในการวางตำแหน่ง DDR3 ในโหมดพลังงานต่ำ [2] เพิ่มเติม แต่ข้อ จำกัด ของระยะเวลาที่จะต้องมักจะพบขึ้นอยู่กับคำสั่งขายเหล้าที่อยู่ในความคืบหน้า ยศในโหมดพลังงานต่ำจะต้องมีการขับเคลื่อนกลับขึ้นไปก่อนที่จะสามารถยอมรับคำสั่งเปิดเครื่องขึ้นยศในระบบ DDR3 สามารถใช้ที่ใดก็ได้ระหว่าง 4-13 รอบ DRAM [2] 5.1 ส่วนที่ให้รายละเอียดเพิ่มเติมเกี่ยวกับอินเตอร์เฟซ DRAM DDR3 ที่เราแบบ

ผลลัพธ์ (ไทย) 2:

ปัจจุบัน SDRAMs DDR3 มีความสามารถในการวางลำดับในโหมดพลังงานต่ำ มันอาจใช้เวลาเพียงเล็กน้อยที่รอบหนึ่ง DRAM DDR3 ในโหมดพลังงานต่ำ [2], เพิ่มเติมอย่างไรก็ตามข้อจำกัดของช่วงเวลาปกติเป็นเงื่อนไข ตามสั่ง DRAM ที่อยู่ระหว่างดำเนินการ อันดับในโหมดพลังงานต่ำต้องขับเคลื่อนสำรองก่อนสามารถรับคำสั่ง เปิดค่าลำดับในระบบ DDR3 สามารถใช้ที่ใดก็ได้ระหว่าง DRAM 4-13 วงจร [2] 5.1 ส่วนแสดงรายละเอียดเพิ่มเติมบนอินเทอร์เฟซ DDR3 DRAM ที่เรารุ่น

ผลลัพธ์ (ไทย) 3:

หน่วยความจำ DDR 3 sdrams ในปัจจุบันมีความสามารถในการจัดอันดับในโหมดใช้พลังงานต่ำ อาจต้องใช้เวลาที่น้อยกว่าหนึ่งวงจร DRAM — Dynamic Random เพื่อจัดอันดับ DDR 3 ที่อยู่ในโหมดพลังงานต่ำ[ 2 ]แต่ถึงอย่างไรก็ตามเงื่อนไขเวลาเพิ่มเติมจะต้องพบกับขึ้นอยู่กับคำสั่ง DRAM ที่อยู่ในความคืบหน้าโดยทั่วไปแล้ว การจัดอันดับ:ที่อยู่ในโหมดพลังงานต่ำจะต้องได้รับกำลังไฟสำรองก่อนที่มันจะสามารถรับคำสั่งเพิ่มพลังให้กับระบบจัดอันดับในหน่วยความจำ DDR 3 ที่สามารถทำได้โดยใช้เวลาระหว่าง 4-13 DRAM รอบ[ 2 ] ส่วน 5.1 จะให้รายละเอียดเพิ่มเติมเกี่ยวกับอินเตอร์เฟซ DDR 3 DRAM ที่เรารุ่น