The table in Fig. 8 lists some key

The table in Fig. 8 lists some key statistical highlights of
Niagara2’s physical implementation. Niagara2 is built in Texas
Instruments’ 65 nm, 11LM, Triple- CMOS process. The chip
has 503 million transistors on a 342 mm die packaged in a
flip-chip glass ceramic package with 1831 pins. It operates at
1.4 GHz @ 1.1 V and consumes 84 W.

ผลลัพธ์ (ไทย) 1:

ตารางใน Fig. 8 รายการสำคัญบางสถิติสำคัญของใช้งานจริงของ Niagara2 Niagara2 แห่งเท็กซัสเครื่องมือ 65 nm 11LM Triple - CMOS กระบวนการ การชิพมี transistors 503 ล้านตาย 342 มม.ที่บรรจุเป็นแพคเกจเซรามิกแก้วพลิกชิกับหมุด 1831 มันทำงานที่1.4 GHz แอท 1.1 V แนว 84 W.

ผลลัพธ์ (ไทย) 2:

ตารางในรูป 8
บางรายการไฮไลท์ทางสถิติที่สำคัญของการดำเนินการทางกายภาพของNiagara2 Niagara2
ถูกสร้างขึ้นในเท็กซัสเครื่องมือ'65 นาโนเมตร 11LM, Triple- และกระบวนการ CMOS ชิปมี 503000000 ทรานซิสเตอร์ใน 342 มมตายบรรจุในแก้วพลิกชิปแพคเกจเซรามิกที่มี1,831 หมุด มันทำงานที่1.4 GHz @ 1.1 V และสิ้นเปลือง 84 ดับบลิว

ผลลัพธ์ (ไทย) 3:

ตารางในรูปที่ 8 แสดงสถิติที่สำคัญบางไฮไลท์ของ
niagara2 ทางการใช้งาน niagara2 ถูกสร้างขึ้นในเท็กซัส
เครื่องมือ 65 นาโนเมตร 11lm กระบวนการ CMOS - สาม . ชิป
มี 503 ล้านทรานซิสเตอร์ใน 342 มิลลิเมตรตาย บรรจุในแพ็คเกจชิป
พลิกแก้วเซรามิค 1831 หมุด ดําเนินงานที่ 1.4 GHz
@ 1.1 V และใช้ 84 .