Processor performs 4 FLOP per cycle

Processor performs 4 FLOP per cycle per core,
and with 4.27 GHz delivers theoretical peak performance of 1.37 TFLOPS in single precision. Instructions set architecture consists of 16 instructions and Terascale Processor uses 96 bit VLIW. Each core runs own program and interconnection network transfers data and coordination instructions for execution of programs between cores via message passing.
Representative

ผลลัพธ์ (ไทย) 1:

ตัวประมวลผลดำเนินการ 4 FLOP ต่อวงจรต่อหลัก และกับ 4.27 GHz ให้ประสิทธิภาพสูงสุดที่ทฤษฎีของ 1.37 TFLOPS ในความแม่นยำที่เดียว สถาปัตยกรรมชุดคำสั่งประกอบด้วยคำแนะนำ 16 และตัวประมวลผล Terascale ใช้บิต 96 VLIW แต่ละหลักเรียกใช้โปรแกรมของตัวเอง และเครือข่ายที่เชื่อมต่อถ่ายโอนข้อมูลและประสานงานแนะนำสำหรับการดำเนินการของโปรแกรมระหว่างแกนผ่านข้อความผ่านตัวแทน

ผลลัพธ์ (ไทย) 2:

ดำเนินการประมวลผล 4 FLOP
ต่อรอบต่อหลักและ4.27 GHz มีประสิทธิภาพการทำงานสูงสุดทางทฤษฎีของ 1.37 TFLOPS ในความแม่นยำเดียว คำแนะนำในการตั้งสถาปัตยกรรมประกอบด้วย 16 คำสั่งและการประมวลผล terascale ใช้ VLIW 96 บิต แต่ละวิ่งหลักของโปรแกรมเองและถ่ายโอนข้อมูลเครือข่ายเชื่อมโยงโครงข่ายการประสานงานและคำแนะนำสำหรับการทำงานของโปรแกรมระหว่างแกนผ่านข้อความผ่าน.
แทน

ผลลัพธ์ (ไทย) 3:

ประมวลผลแสดง 4 ปัดต่อรอบต่อแกน
และ 4.27 GHz ให้ประสิทธิภาพสูงสุดทางทฤษฎีของ 1.37 tflops ในความโสด แนะนําชุดสถาปัตยกรรมประกอบด้วย 16 คําแนะนําและ terascale โปรเซสเซอร์ใช้ vliw 96 บิต แต่ละ core วิ่งโปรแกรมเองและเครือข่ายเชื่อมต่อโอนข้อมูลและการประสานงานให้คำแนะนำสำหรับการดำเนินการของโปรแกรมระหว่างแกนผ่านทางข้อความผ่าน
ตัวแทน